一种高速更新FPGA程序的异构控制系统设计

针对异构控制系统中高速更新可编程阵列逻辑(fi eld programmable gate array,FPGA)程序问题,设计了一种可高速更新FPGA程序的异构控制系统。异构控制系统包括数字信号处理(digital signal processing,DSP)子系统与FPGA子系统两部分。其中DSP子系统与FPGA子系统通过通用并行端口外设(universal parallel port,UPP)接口进行连接,DSP子系统通过网络模块接受外部系统下发的升级程序,再通过并行传输的方式高速传输给FPGA子系统,FPGA子系统接受完成后,烧写至FLASH模块并重新启动完成程序更新。结果表明:基于DSP与FPGA的异构控制系统,通过UPP总线可以实现FPGA升级程序的高速更新,稳定可靠并且传输效率高。