一种高频时钟分频电路

本设计提出一种用于对高频时钟进行多级分频的电路,具有低延迟的特点,能满足分频后的时钟和源时钟具有相对同步的相位关系,同时面积相对较优。