摘要
阐述EDA教学中的FPGA设计,使用数字化方法将复杂的电路逐级分解,探讨VerilogHDL(VHDL)硬件设计语言课程以项目为依托授课,电路设计渐进式教学。
This paper expounds FPGA design in EDA teaching, decomposes complex circuits step by step by using digital method, and discusses that Verilog HDL(VHDL) hardware design language course is project based teaching and progressive teaching of circuit design.
作者
苏明敏
SU Mingmin(Hengshui University,Hebei 053010,China)
出处
《电子技术（上海）》
2022年第9期224-225,共2页
Electronic Technology
基金
河北省教育改革项目(2020GJJG393)
教育部2020年产学合作协同育人项目(202002077022)。
关键词
电子设计自动化
FPGA设计
电路设计
逐级分解
electronic design automation
FPGA design
circuit design
step-by-step decomposition
