期刊文献+

基于180nm工艺的SoC芯片设计DRC验证分析

Analysis of DRC Verification of SoC Chip Design Based on 180nm Process
原文传递
导出
摘要 阐述一款SoC芯片在180nm工艺中的DRC验证流程和方法,探讨使用后端设计工具Innovus导出GDSII数据时MapFile文件的设置、DummyMetal的添加、GDSII数据的合并,最终通过Calibredrv打开GDSII数据,查看DRC结果,提出修复DRC错误的方法。 This paper describes the DRC verification process and method of a SoC chip in the 180nm process,and discusses the MapFile file setting,the addition of DummyMetal,and the combination of GDSII data when using the back-end design tool Innovus to export GDSII data.Finally,open GDSII data through Calibredrv,view DRC results,and fix DRC errors.
作者 王鹏 WANG Peng(Shanghai Aisi'er Education Technology Co.,Ltd.,Shanghai 200131,China.)
出处 《电子技术(上海)》 2023年第6期1-3,共3页 Electronic Technology
关键词 集成电路设计 DRC验证 GDSII DUMMY integrated circuit design DRC verification GDSII Dummy.
  • 相关文献

参考文献1

二级参考文献4

  • 1李宁,侯劲松.基于ILT的版图自动层次构造算法[J].微电子学与计算机,2004,21(9):149-154. 被引量:2
  • 2Abadir M S,Ferguson J.An improved layout verification algorithm (LAVA)[C].Design Automation Conference.1990:391-395
  • 3Nils Hedenstierna.The halo algorithm-an algorithm for hierarchical design of rule checking of VLSI circuit[J].IEEE transactions on computer-aided design of Integrated circuits and systems,1993,12(2):192-195
  • 4冯国臣,胡国元.通用集成电路设计规则检查[J].微电子学与计算机,2001,18(6):29-32. 被引量:4

共引文献4

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部