雷达终端实时图像缩放算法的设计与实现

针对雷达终端对图像缩放处理提出的保留图像细节和实时性要求,本文首先在分析对比当前主要图像缩放算法的基础上,选择双三次插值算法进行图像缩放,其次设计了适合硬件实现的工程算法流程,并在现场可编程逻辑门阵列(field programmable gate array,FPGA)中进行了实现,最后搭建了图像缩放系统FPGA验证平台进行测试验证。结果表明:缩放处理后原图像的细节信息得到了很好的保留,显示效果佳,实时性好。