期刊文献+

用VHDL语言在CPLD/FPGA上实现浮点运算 被引量:11

Implementation of float number operation on CPLD/FPGA chip by VHDL
下载PDF
导出
摘要  介绍了用VHDL语言在硬件芯片上实现浮点加/减法、浮点乘法运算的方法,并以Altera公司的FLEX10K系列产品为硬件平台,以MaxplusII为软件工具,实现了6点实序列浮点加/减法运算和浮点乘法运算. A method of float number addition and multiplication operations implemented on CPLD/FPGA chip is introduced. the addition and multiplication operation of 6-bits real sequence has been implemented on the hardware platform of FLEX10K by using VHDL and Maxplus II software tool. 
出处 《暨南大学学报(自然科学与医学版)》 CAS CSCD 2002年第5期19-24,共6页 Journal of Jinan University(Natural Science & Medicine Edition)
  • 相关文献

参考文献2

二级参考文献1

共引文献24

同被引文献57

引证文献11

二级引证文献10

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部