高速逐次比较型编译码器的研究

本文提出一种载波主群信号用的编码器和译码器,编码速率为34368kb/s,编码精度10毕特,编码方式为逐次比较型。本电路的特点是用ECL型线接收器作求和放大器,用ECL型D触发器作判别电路,译码器和局部译码器中逻辑电路和记忆电路用D触发器代替或/或非门电路。这样,可使电路组成简单、转换速度快、编码精度高。本方案中除恒流源开关电路外全部采用数字集成电路,从而使电路的装配和调测大为简化。