期刊文献+

低压VDMOSFET'Ron的最佳比例设计研究 被引量:13

The Research on The Optimal Scaled Design of Low Voltage VDMOSFET'Ron
下载PDF
导出
摘要 文章以正方形单胞为例,较系统地分析了VDMOSFET的特征导通电阻与结构参数之间的关系。重点讨论了N沟道VDMOSFET的P?体扩散区结深Xjp?和栅氧化物厚度Tox对器件特征导通电阻RonA的影响。首次给出了多晶硅窗口区尺寸PW和多晶区尺寸PT的最佳化设计比例PW/PT与Xjp?和Tox的关系。最后阐述了器件的最佳化设计思想。 Th e relation between specific on-resistance andstructure parameters of VDMOSFET is analyzed systematically on the basis of a square cell.And the influence of j unction depth p-diffusion area Xjp-and thickness of gate SiO 2 Tox on specific on-resistance of N-channel VDMOSFET is centered on. The relation between the optimally scaled design(PW/PT)of the size of poly-w indow PW,the size of poly-length PT and Xjp-,Tox is presented for the first time.At last the best design idea of the d evice is stated.
出处 《微电子学与计算机》 CSCD 北大核心 2002年第12期56-58,36,共4页 Microelectronics & Computer
关键词 低压VDOSFET'Ron 最佳比例 设计 特征导通电阻 氧化层厚度 电子迁移 VDMOSFET,Specific on-resistance,Oxide thick,Junc tion deep
  • 相关文献

参考文献7

  • 1Krishna Shenai,Charles S Korman, et al. IEEE ElectronL Devic Letters, 1989,10(3):101~103.
  • 2Krishna Shenai. IEEE Transactions On Electron Devices,1990,37(4):1141~1151.
  • 3Krishna Shenai. IEEE Transactions on Electron Devices,1992,39(5): 1252-1254.
  • 4Kevin J Fischer, Krishna Shenai. IEEE Transactions On Electron Devices, 1995,42(3):555~563.
  • 5S C SUN and James D Plummer. IEEE Transactions On Electron Devic,1980,27(2):356~366.
  • 6J Rebollo,E Figueras,et al. Solid-State Electronics,1987,30(2): 177-180.
  • 7Xing-Bi Chen, Senior Member, et al. IEEE Transactions On Electron Devices,2001,48(2):344~348.

同被引文献36

  • 1季春霖.VDMOSFET特征导通电阻实用物理模型[J].辽宁大学学报(自然科学版),2004,31(4):375-378. 被引量:3
  • 2苏延芬,刘英坤.Trench MOSFET的研究与进展[J].半导体技术,2007,32(4):277-280. 被引量:12
  • 3石广源,李严,李永亮,高嵩.VDMOSFET沟道区的研究[J].辽宁大学学报(自然科学版),2007,34(1):11-14. 被引量:1
  • 4程松,李润新,刘伯学.VDMOS管器件模拟研究[J].微电子学,2007,37(3):326-329. 被引量:3
  • 5Lippman.Essential C++[M].武汉:华中科技大学出版社,2003..
  • 6施敏.半导体器件物理[M].北京:科学出版社,1972..
  • 7Fair R B. Impurity Doping Processes in Silicon[ M ].Amsterdam: North Holland, 1981.
  • 8H Vuong, C Rafferty, S Eshraghi, J Lentz, P Zeitzoff, M Pinto, S Hillenius. Effects of Oxide Interface Traps and Transient Enhanced Diffusion on the Process Modeling of PMOS Devices [ J ]. IEEE Trans.Electron Devices, 1996,ED-43(7) :1144- 1152.
  • 9Shuming Xu, C Ren. Theoretical Analysis and Experimental Characterization of the Dummy - Gated VDMOSFET[ J ]. IEEE Trans. Electron Dev. 2001, ED-48.2168.
  • 10J ReboUo, E Figueras. Analysis of the Quasi - Satuaration Region of High Voltage VDMOS Devices[J]. Solid - State Electronics, 1987,30 : 177.

引证文献13

二级引证文献13

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部