期刊文献+

Unfolding算法实现的高速并行CRC电路的VLSI设计 被引量:3

High-Speed Parallel CRC Circuits in VLSI Based on Unfolding Algorithm
下载PDF
导出
摘要 文章通过分析Unfolding算法和被广泛应用的串行CRC校验电路,提出了一种新的高速并行CRC电路,给出了推导过程,并对它的优缺点进行了讨论。 This paper presents a novel High-Speed Parallel CRC Circuits in VLSI Based on the analysis of Unfolding algorithm and the conventional serial CRC Architecture.This paper also presents the way to get it and discusses its a dvantages and disadvantages.
作者 程超 程善美
机构地区 华中科技大学
出处 《微电子学与计算机》 CSCD 北大核心 2002年第12期68-69,共2页 Microelectronics & Computer
关键词 Unfolding算法 高速并行CRC电路 VLSI 设计 超大规模集成电路 Unfolding algorithm,CRC circuits
  • 相关文献

参考文献2

  • 1Keshab K Parhi. VLSI Digital Signal Processing Systems,Design and Implementation. A Wiley- Intersience Publication, John Wilwy & Sons, INC. 1999:119~140.
  • 2Tong-Bi Pei and Charles Zukowski. High-Speed Parallel CRC Circuits in VLSI. IEEE Trans. On Communications.April 1992(40).

同被引文献17

  • 1蒋安平.循环冗余校验码(CRC)的硬件并行实现[J].微电子学与计算机,2007,24(2):107-109. 被引量:25
  • 2IEEE Std,802.3.2000.
  • 3IEEE Std,802.3ae.2002.
  • 4Universal Serial Bus Specification,Revision 1.1.http://www.usb.org
  • 5Universal Serial Bus Specification,Revision 2.0.http://www.usb.org
  • 6Ji H M,Killian E.Fast parallel CRC algorithm and implementation on a configurable processor.IEEE International Conference on Communications,2002,3:1813~1817
  • 7Sadiq M Sait,Wasif Hasan.Hardware design and VLSI implementation of a byte-wise CRC generation chip.IEEE Transactions on,1995,41(1):195~200
  • 8Campobello G,Patane G,Russo M.Parallel CRC realization.IEEE Transactions on Computers,2003,52 (10):1312~1319
  • 9Albertengo G,Sisto R.Parallel CRC generation.IEEE Micro,1990,10(5):63~71
  • 10于工.信息与编码简明教程[M]北京:国防工业出版社,200767-80.

引证文献3

二级引证文献40

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部