期刊文献+

基于SATA2.0的SerDes走线设计方法及验证 被引量:1

下载PDF
导出
摘要 文章描述了一种与SATA2.0接口相连的SerDes总线走线设计方法并进行了仿真验证。模块设计了同一路SerDes高速信号不同时挂载BGA和插装式两路电子盘的走线方式,并通过提取链路S参数进行仿真验证了该种设计方法的可行性。
作者 程小芩 强凯
出处 《信息通信》 2019年第1期178-180,共3页 Information & Communications
关键词 SATA SERDES S参数
  • 相关文献

同被引文献1

引证文献1

二级引证文献3

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部