某测试系统数据总线接口模块的设计

Design of a Test System's Data-bus Interface Module

详细介绍了某测试系统数据总线接口模块中50kHz时基信号发生器、代字发送允许信号形成电路、32位单极性串行码发送电路以及单/双极性变换等电路的工作过程 ,给出了电路的具体连接图,并简单介绍了所用的元器件。同时给出了通过AT89C2051对50kHz时基信号进行隔段取样的部分程序源代码和软件实现方法。