期刊文献+

集成电路版图(layout)设计方法与实例 被引量:5

Method of IC Layout Design and Examples
下载PDF
导出
摘要 首先在理论上介绍了集成电路版图设计方法的详细步骤以及设计规则的特点。并结合一个运算放大器的版图设计实例详细讲解了集成电路版图设计的基本步骤技巧与准则。 The theory and method of the layout design of integrated circuits were introduced So did the characters of the layout design rules By explaining the layout of an operational amplifier, the specific steps and principles of layout design were clearly illustrated
出处 《现代电子技术》 2003年第3期75-78,共4页 Modern Electronics Technique
关键词 集成电路 版图设计 MOS 面积 设计规则 layout design MOS area design rules
  • 相关文献

同被引文献27

  • 1王浩,卢晓冬,张立新.CMOS模拟集成电路单元版图的设计[J].中国集成电路,2002,0(2):58-61. 被引量:2
  • 2吴慧中,王英林.一种立体空间布局模型及布局算法[J].计算机学报,1994,17(11):835-841. 被引量:24
  • 3唐晨,孙伟锋,陆生礼.CMOS电路中抗Latch-up的保护环结构研究[J].现代电子技术,2006,29(4):109-111. 被引量:7
  • 4宋慧滨,唐晨,易扬波,孙伟锋.功率集成电路中一种抗闩锁方法研究[J].半导体技术,2006,31(6):429-431. 被引量:3
  • 5詹叔浩 黄文奇.一类几何布局问题的计算机辅助设计[J].应用数学学报,1983,6(1):34-46.
  • 6林守勋 庄文君.LSI一层办模型自动布线算法.计算机研究与发展,1984,21(5):10-13.
  • 7Pan Weiwei, Ren Jie, Zheng Yongjun, et al. Using NMOS Transistors as Switches for Accuracy and Area-efficiency in Large Scale Addressiible Test Array[C]//Proc. of the 12th International Symposium on Quality Electronic Design. [S. 1.]: IEEE Press, 2011 : 1-6.
  • 8Zhang Bo, Pan Weiwei, Zheng Yongjun, et al. A Fully Automated Large-scale Addressable Test Chip Design with High Reliability[C]//Proc. of the 20th European Conference on Circuit Theory and Design. [S. 1.]: IEEE Press, 201 1: 61-64.
  • 9Hedenstiema N. The Halo Algorithm- An Algorithm for Hierarchical Design of Rule Checking of VLSI Circuit[J]. IEEE Transactions on Computer-aided Design of Integrated Circuits and Systems, 1993, 12(2): 192-195.
  • 10马璇.CMOS集成电路的闩锁及预防[A]第十一届全国可靠性物理学术讨论会论文集,2005.

引证文献5

二级引证文献5

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部