期刊文献+

单相时钟动态CMOS反相器分析与高速动态器件设计

下载PDF
导出
摘要 从逻辑功能和工作速度等角度,分析总结了当前三种类型的单相时钟动态CMOS反相器,总结得出了构造各种高速CMOS动态D触发器的方法。并由此设计了新的高速移位寄存器、高速鉴频鉴相器,以0.8um CMOS工艺模型,经PSPISCE模拟,其最高工作频率分别达到了1.7GHz、700MHz以上,工作速度达到或超过了双极型ECL电路。
出处 《无线电工程》 2003年第2期49-53,共5页 Radio Engineering
  • 相关文献

参考文献5

  • 1N. Goncavels and H.J De Man, NORA: A racefree dynamic CMOS technique for pipelined logic structures[J].IEEE J. Solid-State Circuits,1983;18:261~266
  • 2Y.Jiren, I.Karlsson and C. Svensson, A true single phase clock dynamic CMOS circuit technique[J].IEEE J. Solid-State Circuits, 1987;22:899~901
  • 3B Chang, J Park and W Kim. A 1.2GHz CMOS dual-modulus prescaler using new dynamic D-type flip-flops[J].IEEE J Solid-State Circuits, 1996; 31(5):749
  • 4J Yuan and C Svensson High-speed CMMOS circuit technique[J].IEEE J Solid-State Circuits, 1989;24 (2):65
  • 5Ching-Yuan Yang and Shen-Iuan Liu. Fast-switching frequency synthesizer with a discriminator-aided phase detector[J]. IEEE J Solid-State Circuits,2000; 35(10):1449

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部