期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

一种面向测试的RTL行为抽象与蕴含方法 被引量：1

Test-oriented Approach to RT-level Behavior Abstraction and Implication
下载PDF
导出
摘要 针对寄存器传输级 (registertransferlevel,RTL)行为的抽象 ,提出了一种层次化的带条件的表示 .这种抽象的行为是面向测试的 ,它不仅表达简单 ,而且能很方便地进行蕴含操作 .通过抽象 ,电路可以规范为行为集 ,并代替电路本身进行功能测试向量的生成 .在测试生成过程中 ,大量地应用蕴含操作可以使其中的行为得到简化 ,并极大地提高了系统的效率 . ion of RTL behaviors,this paper proposes a hierarchical and conditional representation method.Abstracted behaviors are test-oriented and simply represented,and can be conveniently implicated as well.Circuits described are modeled to behavior sets after abstraction,and can be replaced by their behavior sets during functional test vector generation procedures.Great efficiency is obtained when implication operations are widely used to simplify behaviors during test generation.
作者 尹志刚 李华伟 李晓维
机构地区 中国科学院计算技术研究所
出处 《同济大学学报（自然科学版）》 EI CAS CSCD 北大核心 2002年第10期1199-1203,共5页 Journal of Tongji University:Natural Science
基金 国家自然科学基金资助项目 ( 6 97330 10 ) 国家"86 3"高技术研究发展计划重点资助项目 ( 2 0 01AA11110 0 ) 北京市重点科技资助项目 (H 0 2 0 12 0 14 0 130 )
关键词 抽象 蕴含 寄存器传输级 行为描述 测试向量 集成电路 芯片测试 register transfer level(RTL) behavioral description test vector
分类号 TN492.07 [电子电信—微电子学与固体电子学]
  • 相关文献

参考文献10

  • 1Sheldon B A.Binary decision diagrams[J].IEEE Trans on Computers,1978,C-27(6):509-516.
  • 2Min Y.Boolean process-an analytical approach to circuit representation[A].Proc ATS'94[C].New York:IEEE Computer Society Press,1994.249-254.
  • 3闵应骅,李忠诚,赵著行.Boole过程论[J].中国科学（E辑）,1996,26(6):541-548. 被引量：13
  • 4Chaiyakul V,Gajski D D,Ramachandran L.High-level transformation for minimizing syntactic variances[A].Proc Design Automation Conf[C].New York:IEEE Computer Society Press,1993.413-418.
  • 5Ghosh I,Fujita M.Automatic test pattern generation for functional register-transfer level circuits using assignment decision diagrams[J].IEEE Trans On Computer-Aided Design of Integrated Circuits and Systems,2001,20(3):402-415.
  • 6YIN Zhi-gang,MIN Ying-hua,LI Xiao-wei.An approach to RTL fault extraction and test generation[A].Proc Tenth Asian Test Symposium (ATS'01)[C].Kyoto:IEEE Computer Society Press,2001.219-224.
  • 7Chiusano S,Corno F,Prinetto P.A test pattern generation algorithm exploiting behavioral information[A].Proc of IEEE Asian Test Symposium (ATS'98)[C].Singapore:IEEE Computer Society Press,1998.480-485.
  • 8Tupuri R S,Krishnamachary A,Abraham J A.Test generation for gigahertz processors using an automatic functional constraint extractor[A].Proc of ACM/IEEE Design Automation Conference (DAC'99)[C].New York:IEEE Computer Society Press,1999.647-652.
  • 9LI Hua-wei,MIN Ying-hua,LI Zhong-cheng.An RT-level ATPG based on clustering of circuit states[A].Proc Tenth Asian Test Symosium(ATS'01)[C].New York:IEEE Computer Society Press,2001.213-218.
  • 10Corno F,Cumani G,Reorda M S,et al.Effective techniques for high-level ATPG[A].Proc Tenth Asian Test Symposium (ATS'01)[C].Kyoto:IEEE Computer Society Press,2001.225-230.

二级参考文献3

  • 1闵应骅，Proc VLSI Design Conf 96，1996年
  • 2闵应骅，Proc IEEE Fourth Asian Test Symposium，1995年
  • 3闵应骅，Proc IEEE Third Asian Test Symposium，1994年

共引文献12

同被引文献5

  • 1Mark Litterick,Joachim Geishauser.Robust Vera Coding for Gate-Level SoC Verification. SNUG Europe 2004 .
  • 2Michael John,and Sebastian Smith.Application-Specific Inte-grated Circuits. . 2002
  • 3Prakash Rashinkar,Peter Paterson,Leena Singh.System-on-a-chip Verification Methodology and Techniques. . 2001
  • 4Chase,J.G.,Pretty,C.,Bedarida,A."An applications-based approach to measuring DSP efficiency". Electronic Design,Test and Applications,2002.Proceedings.The First IEEE International Workshop on . 2002
  • 5Zaretsky,D.,Mittal,M.,Xiaoyong Tang. etc."Overview of the FREEDOM compiler for mapping DSP software to FPGAs". Field-Programmable Custom computing Machines . 2004

引证文献1

二级引证文献2

同济大学学报（自然科学版）
2002年 第10期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部