数字下变频算法分析和仿真

本文提出当输入中频频率可变时,通过改变AD采样率,使之与中频频率相适应。即将DDC与DDS相结合的实现方法。详述了中频信号频率从60MHz到80MHz,码元速率为1.338M/s时的具体DDC实现方法。最后,通过Simulink对数字下变频的性能进行了仿真,并且在QuartusⅡ下用测试电路实测了数字下变频的性能。