期刊文献+

一种高速低功耗32位RISC微处理器的设计 被引量:1

Design of a High-Speed Low-Power 32-bit RISC Microprocessor
下载PDF
导出
摘要 采用VLSI的实现方法设计了一种高速低功耗32位RISC微处理器(FDU32)。该处理器指令和接口均与ARM7TDMI兼容,通过采用新的流水线结构、冲突控制策略及低功耗的数据通路,使其在0.35靘 CMOS工艺条件下与传统ARM7TDMI相比,CPI减小11%,主频提高67%,MIPS提高87%,数据通路功耗降低46%,仅芯片规模略有增加。此外,设计中还采取了多项措施以保证芯片工作的稳定性和鲁棒性。该处理器功能已通过FPGA验证。 The design of a high-speed low-power 32-bit RISC microprocessor (FDU32) which is compatible with the ARM7TDMI in VLSI is presented. By using the new pipeline structure,hazard controlling strategy and low-power data path,11% reduction of CPI,67% improvement of clock frequency,87% enhancement in MIPS and 46% reduction in data path power can be achieved in 0.35靘 CMOS technology with only a little increment of the chip size. Furthermore,several methods are implemented to ensure the stability and robustness of the chip. The function of the processor has been verified by FPGA.
出处 《系统工程与电子技术》 EI CSCD 北大核心 2003年第3期273-276,共4页 Systems Engineering and Electronics
关键词 精简指令集 微处理器 片上系统 低功耗 超大规模集成电路 VLSI FDU32 RISC Microprocessor System-on-chip Low-power VLSI
  • 相关文献

参考文献1

  • 1沈维多.[D].复旦大学,1999,4-5.

同被引文献3

  • 1IEEE Standard Test Access Port and Boundary-Scan Architecture (IEEE Std 1149.1-2001), IEEE, June 2001.
  • 2吉隆伟 顾震宇 沈泊.基于JTAG标准的嵌入式微处理器可测性设计[A]..中国第十七届电路与系统学术年会论文集[C].,2002年9月.ppⅦI26-Ⅶ29.
  • 3John L. Hennessy, David A. Patterson. Computer Architecture: A Quantitative Approach (second edition). 清华大学出版社,pp.199-210,2002年8月.

引证文献1

二级引证文献6

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部