期刊文献+

AES加密引擎 被引量:1

AES Encryption Engine
下载PDF
导出
摘要 本文介绍了 AES(Advanced Encryplion Standard)加密标准的 ASIC 设计。在100M 时钟频率下,可以达到 1Gbits/Second。完全可以应用在如通信、军事、金融等领域内。 The AES ASIC chip design is presented in this paper.It realizes the 128 bits Data Block AES Cipher operation and can reach max 1Gbits/S under the 0.35μm CMOS technology.And can use in the Communication,Military domain.
出处 《中国集成电路》 2003年第44期62-65,共4页 China lntegrated Circuit
关键词 ASIC 数据加密 AES 加密标准 专用集成电路 Data Encryption AES Rijndael Finite Field(GF representation)
  • 相关文献

同被引文献4

  • 1BARKER W.Introduction to the Analysis of the Data Encryption Standard[]..1991
  • 2Menezes AJ.Elliptic curve public key cryptosystems[]..1993
  • 3William Stallings.Cryptography and Network Security[].Principlesand Practice.2001
  • 4Boca Raton.Cryptography: Theory and Practice[]..1995

引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部