摘要
介绍了采用FPGA芯片实现揭联惯导系统异步锁存计数器的设计方法,对计数器的性能进行了分析、测试。
The method which adopts FPGA chip to design for asynchronism latching accumulator of SINS is introduced. The accumulator's performance is analyzed and tested.
出处
《国防科技大学学报》
EI
CAS
CSCD
北大核心
2003年第2期95-98,共4页
Journal of National University of Defense Technology
关键词
锁存计数器
惯导系统
FPGA
latching accumulator
inertial navigation system
FPGA$$$$
