期刊文献+

RS编译码的一种硬件解决方案 被引量:1

下载PDF
导出
摘要 提出了基于欧氏算法和频谱分析相结合的RS码硬件编译码方法;利用FPGA芯片实现了GF(28)上最高速率为50Mbps、最大延时为640ns的流式译码方案,满足了高速率的RS编译码需求。
出处 《电子技术应用》 北大核心 2003年第5期59-61,共3页 Application of Electronic Technique
  • 相关文献

参考文献2

  • 1I.S.Reed.[Z].University of Southern Ca1ifornia,1990..
  • 2侯伯亨 顾新.VHDL硬件描述语言与数字逻辑电路设计[M].西安:西安电子科技大学出版社,2001..

共引文献19

同被引文献3

  • 1王新梅 肖国镇.纠错码原理与方法[M].西安:西安电子科技大学出版社,1996..
  • 2Richard B.Wells,Applied Coding&Information Theory for Engineers,China Machine Press(Beijing,2002),pp.173-175.
  • 3H.M.Shao,T.K.Truong,t al,"A VLSI Design of a pipeline Reed Solomon Decoders,IEEE Trans.Comput.,Mar.1985,pp.393-403.

引证文献1

二级引证文献12

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部