期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

基于Taurus Workbench的亚微米n沟MOS器件关键工艺参数的优化 被引量：1

Optimization of Key Process Parameters for Submicron n-Channel MOS Transistors Based on Taurus Workbench
下载PDF
导出
摘要 　简要介绍了集成电路虚拟工厂系统TaurusWorkbench。对亚微米n沟MOS工艺的特点进行了分析。在TaurusWorkbench环境下进行亚微米n沟MOS器件关键工艺参数的优化,优化结果印证了新工艺条件对器件性能的改善。 Taurus Workbench, a virtual factory system for IC's, is briefly described The process characteristics of submicron nchannel MOS transistors are analyzed Optimization of key process parameters for submicron nchannel MOS devices based on Taurus Workbench is discussed Results from the experiment show that the new process conditions help to improve the device performance
作者 徐永勋 李惠军
机构地区 山东大学信息科学与工程学院
出处 《微电子学》 CAS CSCD 北大核心 2003年第3期196-199,共4页 Microelectronics
关键词 集成电路 虚拟工厂 亚微米器件 MOS工艺 工艺优化 n沟MOS器件 TaurusWorkbench Integrated circuit Virtual factory Submicron device MOS process Process optimization
分类号 TN432 [电子电信—微电子学与固体电子学]
  • 相关文献

参考文献6

  • 1王阳元,张兴.面向21世纪的微电子技术[J].世界科技研究与发展,1999,21(4):4-11. 被引量：21
  • 2艾罗拉Arora N(奥地利)[著] 张兴 李映雪(译).用于VLSI模拟的小尺寸MOS器件模型:理论与实践[M].北京:科学出版社,1999.83—86.94—98.
  • 3Saraswat K C. Programmable factory of IC manufacturing for the 21st Century [A]. IEEE/SEMI Int Semicond Manufac Sci Symp [C]. Florida, USA.1993. 2-6.
  • 4Fiegna C, Iwai H, Saito M, et al. Scaling the MOS transistor below 0. 1 μm: methodology,device structures and technology requirements [J]. IEEE Trans　Electron Device, 1994; 41(6) : 941-951.
  • 5Alvarez A R. Application of statistical design and response surface methods to computer-aided VLSI device design [J]. IEEE Trans Computer-Aided Design,1988; 7(2): 272-288.
  • 6Maly W. Computer-Aided design for VLSI circuit manufacturability [J]. Proc IEEE, 1990; 78(2):356-392.

二级参考文献4

共引文献20

同被引文献11

  • 1杨媛,高勇,余宁梅.超深亚微米CMOS工艺参数波动的测量电路[J].Journal of Semiconductors,2006,27(9):1686-1689. 被引量：2
  • 2张雷,王习仁,喻文健,王泽毅.工艺参数变动下的三维互连电容快速模式建库方法[J].计算机辅助设计与图形学学报,2006,18(12):1837-1843. 被引量：4
  • 3TIAN M, SHI R-J. Worst case tolerance analysis of linear analog circuits using sensitivity bands [J]. IEEE TVAS, 2000, 57(8): 1138-1145.
  • 4ORSHANSKY M, KEUTZER K. A general probabilistic framework for worst case timing analysis [C] // Proc Des Autom Conf. New Orleans, Louisiana, USA. 2002: 556- 561.
  • 5CHOI B, WALKER D. Timing analysis of combinational circuits including capacitive coupling and statistical process variation [C] // Proc 18th IEEE VLSI Test Symp. Montreal, Que, Canada 2000: 49-54.
  • 6AGARWAL A, BLAAUW D, ZOLOTOV V. Statistical timing analysis for intra-die process variations with spatial correlations [C]// Int Conf Comp Aid Des. Ann Arbor, MI, USA. 2003. 900-907.
  • 7CHANG H-L, ZOLOTOV V, NARAYAN S, et al. Parameterized block-based statistical timing analysis with non-Gaussian parameters, nonlinear delay functions [C] // Proc Des Autom Conf. Twin Cities, MN, USA. 2005: 71-76.
  • 8ZHANG L-Z, CHEN W-J, HU Y-H, et al, Correlation-preserved non-Gaussian statistical timing analysis with quadratic timing modem [C] //Proc Des Autom Conf. Anaheim,CA,USA. 2005: 83-88.
  • 9SRIVASTAVA A, SHAH S, AGARWAL K, et al. Accurate and efficient gate-level parametric yield estimation considering correlated variations in leakage power and performance [C] //Proc Des Autom Conf. Anaheim, CA, USA. 2005: 535-540.
  • 10NASSIF S R. Modeling and analysis of manufacturing variations [C]//CICC. 2001: 223-228.

引证文献1

二级引证文献3

微电子学
2003年 第3期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部