期刊文献+

一种CPU芯片硬件验证调试平台的设计与实现 被引量:11

Design and Implementation of a CPU Chip Hardware Test and Debug Platform
下载PDF
导出
摘要 给出了CPU芯片硬件验证调试平台的一种具体设计方案 该验证调试平台在设计方法上采用了程序性在线测试方法 该平台构建了CPU芯片的运行环境 ,能够控制CPU芯片输入脉冲单拍 /多拍或连续运行 ,并且在CPU芯片的运行过程中可以监测CPU芯片内部寄存器的内容 该平台的实现不仅有益于CPU芯片的设计和调试 。 A scheme of CPU chip hardware test and debug platform is presented in this paper. Program test approach is adopted in the design. This platform implements the operating environment of CPU chip. It can control the numbers of CPU chip master clock and get the contents of any register in CPU chip, while CPU chip is running. The platform is not only beneficial to the design and debugging of CPU chip, but also convenient to a teaching system of CPU chip design and an embedded system developing platform.
出处 《计算机研究与发展》 EI CSCD 北大核心 2003年第6期884-888,共5页 Journal of Computer Research and Development
基金 国家自然科学基金 ( 698962 5 0 1 699730 46) 国家"八六三"高技术研究发展计划 ( 2 0 0 1AA11110 0 ) 中国科学院重大项目 (KGCX1 SW 0 9)
关键词 CPU芯片 激励测试 边界扫描测试 程序性测试 FPGA CPU chip stimulus test boundary scan test program test FPGA
  • 相关文献

参考文献1

二级参考文献2

  • 1周祖成 王志华.专用集成电路和集成系统自动化设计方法[M].北京:国防工业出版社,1997.392-413.
  • 2周祖成,专用集成电路和集成系统自动化设计方法,1997年

共引文献2

同被引文献65

引证文献11

二级引证文献33

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部