摘要
Synopsys公司日前宣布,将大力支持Accellera System Verilog语言,以实现更先进的可验证设计（DFV）方法。Synopsys的DFV通过将完整的验证贯穿于整个设计开发过程,从而极大地提高了品质和能力。这一系列成果通过运用先进的验证技术,例如在断言基础上的验证、受约束的随机测试的生成以及形式分析,取得了成功。这套技术与SystemVerilog相结合得出的方法能够在整个设计流程中实现验证。Synopsys公司还宣布了其独特的混合型形式RTL验证工具Magellan<sup>TM</sup>,它与Discovery<sup>TM</sup>
出处
《电子测试》
2003年第7期83-83,共1页
Electronic Test
