期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

高频低噪声压控振荡器 被引量：1

A High-Frequency Noise-Insensitive Voltage Controlled Oscillator
下载PDF
导出
摘要 改进一种电流模压控振荡器有高的输出频率(57MHz～2.17GHz)和低的相位抖动,当电源电压在5V～4V范围内波动时,输出频率变化不超过3%。 A current - mode VCO is modified to operate with high frequency (57MHz to 2.17GHz) and provide immunity to various noises. The variation of output frequency is less than 3% when the power supply voltage decreasing from 5V to 4V.
作者 赵晶文 胡光锐
机构地区 上海交通大学
出处 《电子测量技术》 2003年第4期9-9,13,共2页 Electronic Measurement Technology
关键词 锁相环 压控振荡器 电源噪声 电路结构 Voltage controlled oscillator (VCO) Supply noise
分类号 TN752 [电子电信—电路与系统]
  • 相关文献

参考文献2

  • 1Allstot D J, Liang G, Yang H C. Current - mode logic techniques for CMOS mixed - mode ASIC [A]. Poe IEEE Custom Integrated Circuits Conf [C]. 1991. 25. 2. 1-25. 2. 4.
  • 2Lee C H, McClellan K, Choma J. A supply - noise - insensitive CMOS PLL with a voltage regulator using DC - DC capacitive converter[J]. IEEE J Sol Sta Circ, 2001, 36 (10):1453 - 1463.

同被引文献5

  • 1都伊林.用Multisim7平台研究锁相环路[J].国外电子测量技术,2005,24(6):20-23. 被引量：1
  • 2M.Rauetal,Clock/Data Recovery PLL Using HalfFrequency Clock[J],IEEE Journal of Solid-State Circuits,Vol.32,No.7,pp.1156-1159,July 1997.
  • 3J.Savoj and B.Razavi,A 10-Gb/s CMOS Clock and Data Recovery Circuit with a Half-Rate Linear Phase Detector[J],IEEE Journal of Solid-State Circuits,Vol.36,No.5,pp.761-767,May 2001.
  • 4J.Maneatis and Horowiz,Low-jitter process-independent DLL and PLL based on self-biased techniques[J],IEEE J.Solid State Circuits,vol.31,pp.1723-1732,Nov.1996.
  • 5孙占华,吴靖.NRZ伪随机码序列同步时钟提取[J].数字通信,1999,26(4):20-21. 被引量：8

引证文献1

二级引证文献4

电子测量技术
2003年 第4期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部