期刊文献+

一种基于AHB总线的DESIP核设计 被引量:1

A Design of DES IP Core Based on AHB Bus
下载PDF
导出
摘要 设计了一款带有通用AHB总线从机接口的DES IP核,能在500MHz频率的总线下很好地工作,DES模式下加、解密转换速率可达到1.6Gb/s,3DES模式下加、解密转换速率可达到615Mb/s.用VCS软件仿真并用DC软件综合后结果均符合设计要求. This paper presents a DES IP core equipped with a AHB Slave Interface .It works perfectly with a bus frequency of 500 M Hz .The maximum sustained conversion rate for DES is around 1 .6 Gb/s .And it is around 615 Mb/s for 3DES .After simulating by VCS and synthesizing by DC ,results show that it fulfills the design require .
出处 《微电子学与计算机》 CSCD 北大核心 2014年第10期69-71,共3页 Microelectronics & Computer
基金 江苏省"三三三"工程科研项目(BRA2011115)
关键词 AHB总线 DES算法 IP核 AHB bus DES algorithm IP core
  • 相关文献

参考文献4

二级参考文献13

  • 1董晓剑,刘志军,于建华.现场可编程器件3-DES算法IP核的设计[J].计算机工程,2005,31(6):208-209. 被引量:3
  • 2Shneier B(美)著 吴世忠等译.应用密码学:协议、算法与C源程序[M].北京:机械工业出版社,2000.1.
  • 3NBS FIPS PUB 46. Data Encryption Standard. National Bureau of Standards, U.S. Department of Commerce, Jan 1977.
  • 4C S Steele, J G Koller. A Fully Pipelined, 700MBytes/s DES Encryption Core. Proceedings of Ninth Great Lakes Symposium on VLSI, 1999.
  • 5A G Broscius, J M Smith. Exploiting Parallelism in Hardware Implementation of the DES. Advances in Cryptography- CRYPTO'92 Proceedings, 1992:367-376.
  • 6Kevin Skahill. VHDL for Programmable Logic. California[M]:Addison-Wesly Publishing Company, 1996.
  • 7IEEE Standard VHDL Language Reference Manaul, IEEE and std 1076-1987, IEEE std 1076-1993, New York[S]:The Institute of Electrical and Electronics Engineers, 1988,1994.
  • 8James R Armstrong, F Gail Gray. VHDL Design:Representation and Synthesis[M].北京:机械工业出版社,2002.
  • 9潘松 黄继业.EDA技术实用教程[M].北京:科学出版社,2003..
  • 10吴世忠.应用密码学[M].北京:机械工业出版社,2003..

共引文献29

同被引文献8

引证文献1

二级引证文献6

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部