基于S5933的高速数据采集卡控制设计

本文讨论的是基于S5933的高速数据采集卡控制逻辑的实现方案,由于要求数据传输率比较高,所以使用S5933内部FIFO的DMA传输使传输达到PCI局部总线的32位33MHz。使用CPLD控制数据的传输使得板卡的成本比较低,控制起来相对比较简单,而CPLD内各个模块之间是并行操作的,使得传输速度能够达到PCI局部总线的速度。