摘要
介绍了一种10位、3M sample /s逐次逼近型A/D转换器的设计,描述了具有可变时钟电路结构的有效工作方式。该模数转换器在0.6μm 双多晶硅、双金属层CMOS工艺上实现,芯片总面积为3.2mm2。转换器采用单5V电源供电,功耗仅为35mW。
A 10Bit 3M sample/s CMOS successive approximation analog-to-digital converter(ADC) is presented,which employs a clock signal with changeable frequency. With an ADC powerof 35mW from a 5V supply, the total chip size is 3.2mm2 in a 0.6μm double-poly , double-metal CMOStechnology .
出处
《半导体技术》
CAS
CSCD
北大核心
2004年第4期73-76,共4页
Semiconductor Technology