期刊文献+

对SoC芯片全面验证的仿真结构的研究 被引量:2

Study on emulation construct for SoC chips verification
下载PDF
导出
摘要 研究构成仿真环境的策略及软硬件协同验证环境的接口实现,介绍了用于功能和性能验证的软件伪随机测试生成方法。该方法对SoC和复杂的板机系统进行可测性设计的优化验证,大大降低测试成本,缩短了系统开发周期。 The methodology to construct emulation environment and the realization of software-hardware co-design verification are studied.Then a soft pseudorandom test generation method isdeveloped.The proposed method provides a basic methodlogy for DFT verification and the way togreatly reduce the cost of design.
出处 《半导体技术》 CAS CSCD 北大核心 2004年第4期86-89,共4页 Semiconductor Technology
关键词 SOC芯片 软硬件协同验证 伪随机测试 可测性设计 仿真 verification emulation pseudorandom test software-hardware co-design
  • 相关文献

参考文献5

  • 1[1]RAJSUMAN R. System-on-a-chip: Design and test[M]. Artech House, 2000, 125-145.
  • 2[2]Using Emulation-Based ATE[EB/OL].Geotest web page, http://www.geotestinc.com, 2002-06.
  • 3[3]MOURAD S.Principle of testing electronic systems[M]. John Wiley & Sons, Inc,2000.
  • 4[4]MOUSSA M DIAZ N, Reuse Techniques for SOC Design [M].Analyzing the cost of the design for reuse, Kluwer Academic Publishers, 1999.
  • 5[5]YARMOLIK V N, KACAN I V.Self-testing VLSI[M],Elsevier Science Publishers, 1993.

同被引文献19

引证文献2

二级引证文献3

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部