期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

VLSI电路可测性设计技术及其应用综述 被引量：26

The technologies and applications of DFT for VLSI
下载PDF
导出
摘要 综述了超大规模集成电路的几种主要的可测试性设计技术,如扫描路径法、内建自测试法和边界扫描法等,并分析比较了这几种设计技术各自的特点及其应用方法和策略。 Not only the scan route solution, the built-in self-test solution and the boundary scansolution of design for testability are summarized, but also the applications and countermeasures ofthese 3 solutions are analysed and compared in details.
作者 成立 王振宇 高平 祝俊
机构地区 江苏大学电气与信息工程学院
出处 《半导体技术》 CAS CSCD 北大核心 2004年第5期20-24,34,共6页 Semiconductor Technology
基金 江苏省高校自然科学研究基金(02KJB510005)
关键词 VLSI 可测性设计 内建自测试 自动测试设备 超大规模集成电路 扫描路径法 VLSI DFT BIST ATE application prospect
分类号 TN47 [电子电信—微电子学与固体电子学]
  • 相关文献

参考文献12

  • 1YERVANT Z,HAKIM B.An effective multi-chip BIST scheme[J].Journal of Electronic Testing:Theory and Applications,1997,(10):87-95.
  • 2LIN C J,ZORIAN Y,BHAWMIK S.PSBIST:A partialscan based built-in self-test scheme[A].Proc IEEE Int Test Conf[C],Oct.1993.507-516.
  • 3成立.数字电子技术[M].北京：机械工业出版社,2003..
  • 4BURNSSG. BOND P R.著.黄汝激译.电子电路原理(第二版,下册)[M].北京:机械工业出版社,2001..
  • 5YEOK.S. ROFAIL S S. GOH w.L 周元兴 张志龙 等.译低压低功耗CMOS/BiCMOS超大规模集成电路[M].北京:电子工业出版社,2003..
  • 6CAMPBELLSN 曾莹 严利人 王纪民 译.微电子制造科学原理与技术[M].北京:电子工业出版社,2003..
  • 7伊藤秀男 野口孝树 藤原洋.VLSI与数字信号处理[M].北京:科学出版社,2003..
  • 8高平,成立,王振宇,祝俊,史宜巧.数字VLSI电路测试技术-BIST方案[J].半导体技术,2003,28(9):29-32. 被引量：15
  • 9Masaharu Goto,Klaus-Dieter Hilliges.DFT时代的ATE结构——多端口ATE[J].半导体技术,2003,28(6):41-43. 被引量：2
  • 10王振宇,成立,高平,史宜巧,祝俊.先进的芯片尺寸封装(CSP)技术及其发展前景[J].半导体技术,2003,28(12):39-43. 被引量：14

二级参考文献23

  • 1中国电子学会生产技术学分会从书编委会.微电子封装技术[M].合肥：中国科技大学出版社,2003..
  • 2JHON H L.BGA、 CSP、 DCA and flip-chip Technology[A]..Proceedings of the ISEP'' 96[C].,1996.20-27.
  • 3吴德馨 钱鹤 叶甜春 等.现代徽电子技术[M].北京：化学工业出版社,2002..
  • 4LIN C J, ZORIAN Y,BHAWMIK S. PSBIST: A partial-scan based builtin self-test scheme[A]. Proc IEEE Int.l Test Conference[C], Oct. 1993.507-516.
  • 5ZORIAN Y.A Structured approach to macrocell testing using built-in self-test scheme[A]. Proc IEEE Custom Integrated Circuits Conference[C], Boston, 1990.28.3.1-28.3.4.
  • 6YERVANT Z, HAKIM B. An effective multi-chip BIST scheme[J]. Journal of Electronic Testing:Theory and Applications, 1997,(10): 87-95
  • 7PAN C Y,CHENG K T, Implicit functional testing for mixed-signal circuits[A]. Proc VLST Test Symposium[C], 1996.
  • 8J-STD-012. Implementation of flip chip and chip scale technology[C], IPC, 1996.
  • 9JHON H L. BGA, CSP, DCA and flip-chip Technology[A]. Proceedings of the ISEP' 96[C].1996, 20-27.
  • 10CRUM S. Trends in advanced component technologies[J]. Electronic Packaging & Production, 1999, 38(1): 48-53.

共引文献31

同被引文献137

引证文献26

二级引证文献33

半导体技术
2004年 第5期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部