摘要
本文介绍了一种新的数码乘法器结构 :采用一级逻辑门结构实现阵列式数码乘法器 ,并采用 CMOS工艺技术实现新结构的 8× 8位超高速阵列式数码乘法器。
This paper introduces a new structure of numeral multilier:using one-level logic gate structure to realize array numeral multiplier,and using cmos technology to realize 8×8 ultraspeed array numeral multiplier with a new structure.
出处
《微处理机》
2004年第3期14-15,25,共3页
Microprocessors
关键词
超高速
乘法器
新结构
Ultraspeed
Multiplier
New structure
