基于top-down方法的数字频率计的设计与实现

本文介绍了在开发设计复杂可编程器件FPGA和CPLD过程中,经常采用的自上而下(top-down)设计方法,并详细地介绍了采用这种设计方法完成数字频率计的设计过程,同时还阐述了这种设计方法中的层次的划分过程。