期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

一种宽电源锁相环电路的设计与实现 被引量：1

Design and Implementation of a Phase Locked Loop with Wide Supply Range
下载PDF
导出
摘要 　在片内无电源调整电路的条件下,通过电路优化,设计并实现了一种在2.5～5.5V宽电源下稳定工作的锁相环(PLL)。测试结果较好地反映了设计的正确性,并提出了改进意见。 By optimizing the circuit, a mixed-signal phase locked loop (PLL) used in a smart card is designed, which operates properly at 2.5 V to 5.5 V supplies without on-chip voltage regulator. The design is validated by test results. Finally, suggestions are made for further improvement.
作者 徐勇 赵斐 徐志军
机构地区 解放军理工大学理学院通信工程学院
出处 《微电子学》 CAS CSCD 北大核心 2004年第3期334-336,340,共4页 Microelectronics
关键词 锁相环 频率合成器 压控延时振荡器 Phase locked loop Frequency synthesizer Voltage controlled delay oscillator
分类号 TN431 [电子电信—微电子学与固体电子学]
  • 相关文献

参考文献8

  • 1Johansson H O. A simple precharged CMOS phase/frequency detector [J]. IEEE J Sol Sta Circ, 1998;33(2); 295-299.
  • 2von Kaenel V R. A high-speed, low-power clock generator for a microprocessor application [J]. IEEE J Sol Sta Circ, 1998;33(11); 1634-1639.
  • 3von Kaenel V R. A 320 MHz, 1.5 mW@1.35 V CMOS PLL for Microprocessor clock generation [J].IEEE J Sol Sta Circ, 1996; 31(11); 1715-1722.
  • 4Weste N H E, Eshraghian K. Principles of CMOS VLSI design [M]. Addision Wesley Publishing Company, 1993.
  • 5Yang H C, Lee L K, Co R S. A low jitter 0.3-165MHz CMOS PLL frequency synthesizer for 3 V/5 V operation [J]. IEEE J Sol Sta Circ, 1997, 32(4):582-586.
  • 6Allstot D J, Liang G, Yang H C. Current-mode logic techniques for CMOS mixed-mode ASIC [A]. Proc IEEE Custom Integrated Circuits Conf [C]. 1991,25.2.1-25.2.4.
  • 7Kuo J, Lou J-H. Low-voltage CMOS VLSI circuits [M]. A Wiley-Interscience Publication. 1999.
  • 8Park C-H. A low-noise, 900 MHz VCO in 0. 6-μm CMOS[J]. IEEE J Sol Sta Circ, 1999, 34(5): 586-590.

同被引文献6

  • 1张明东,冯建华.一种提高锁相环抖动测量精度的方法[J].微电子学,2006,36(5):646-650. 被引量：1
  • 2BEST R E.锁相环设计、仿真与应用[M].李永明,译.北京:清华大学出版社,2007:272-280.
  • 3GRAY P R,HURST P J.Analysis and design of analog integrated circuits[M].北京:高等教育出版社,2005:708-716.
  • 4HASTIONS A.Theart of analog layout[M].北京:电子工业出版社,2006:459-461.
  • 5HSIEH G C, HUNG J C. Phase-locked loop techniques -a survey[J]. IEEE Trans Indust Elec, 1996,43(6) : 609-614.
  • 6JOHNS D A,MARTIN K.模拟集成电路设计[M].曾朝阳,赵阳,等译.北京:机械工业出版社,2005,223-224.

引证文献1

二级引证文献1

微电子学
2004年 第3期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部