基于微谐振器的圆片级真空封装真空度测试技术

针对微电子机械系统(MEMS)圆片级封装腔体体积小、传统的真空封装测试方法适用性差的情况,研制了一种用于表征圆片级真空封装真空度的器件——MEMS微谐振器。利用此谐振器不仅可以表征圆片级真空封装真空度,也可用于圆片级真空封装漏率的测试。采用MEMS体硅工艺和共晶圆片键合技术实现了微谐振器的圆片级真空封装,利用微谐振器阻尼特性建立了谐振器品质因数与真空度的对应关系,通过设计的激励电路实现了微谐振器品质因数的在片测试,对不同键合腔体真空度下封装的MEMS微谐振器进行测试,测试结果显示该微谐振器在高真空度0.1~8 Pa范围内品质因数与真空度有很好的对应关系。

基于三重注意力的轻量级YOLOv8印刷电路板缺陷检测算法

在全球产业中,印刷电路板的生产和应用持续增长,已经成为各种电子设备的核心组成部分。由于缺陷尺度较小的问题以及检测模型轻便嵌入便携式设备的需求,印刷电路板图像的自动缺陷检测是一项具有挑战性的任务。为了满足智能制造和使用中对高质量印刷电路板产品日益增长的需求,提出一种基于YOLOv8的印刷电路板缺陷检测改进方法。首先,采用轻量级网络MobileViT作为主干网络,减小模型体积和计算量。其次,引入Triplet Attention模块,增强张量中不同维度间特征的捕捉能力。最后,将边界框损失函数替换为LMPDIoU,直接最小化预测框与实际标注框之间的左上角和右下角点距离。实验表明:改进后的检测模型能够在拥有极小参数量的同时保证小尺寸缺陷检测精度较高,模型参数量降低率为89.38%,满足轻便嵌入便携式检测设备和计算机资源受限的场景应用,证实了在印刷电路板缺陷检测领域具有良好的应用前景。

面向高密度柔性集成电路封装基板的精密视觉检测算法

高密度柔性集成电路(IC)封装基板是电子组件的核心载体,其制造过程中的刻蚀、显影等工艺需要严格的品质控制.本文开发了一种融合金相显微镜与工业相机的成像视觉检测系统,用于柔性IC封装基板的图像采集与品质控制.针对显微成像视野小、易离焦等问题,提出了一种基于中值的三元模式局部纹理快速自动对焦算法.此外,针对高倍镜下柔性IC封装氧化缺陷分布不均匀问题,引入微分几何工具,利用曲率等几何特征提出了一种基于动态曲线演化的高精度表面氧化分布特征检测模型.通过定性与定量的实验研究,验证了两种算法在快速性和高精度方面的优越性能.

基于PXI标准的功率器件总剂量效应测试系统研制

设计了一款针对功率器件的总剂量效应测试系统。该系统基于外围组件互连(PXI)扩展主机系统,设计了测试板卡,并通过设计不同工艺的半导体功率器件测试工装,实现功率器件的批量自动化测试。结果表明,氮化镓工艺的功率器件的耐总剂量效应优于硅和碳化硅工艺的功率器件的。

一种基于分压电路的绑定后TSV测试方法

对硅通孔(Through Silicon Via,TSV)进行绑定后测试可以有效地提升三维集成电路的性能和良率。现有的测试方法虽然对于开路和桥接故障的测试能力较高,但是对于泄漏故障的测试效果较差,并且所需的总测试时间较长。对此,提出了一种基于分压电路的TSV绑定后测试方法。该方法设计了一种分压电路,进行泄漏故障测试时可以形成一条无分支的电流路径,有效提高了对泄漏故障的测试能力。此外,该方法测试开路故障和泄漏故障时的电流路径不会相互干扰,可以同时测试相邻TSV的开路故障和泄漏故障。实验结果表明,该方法可以测试10 kΩ以下的弱泄漏故障,并且在工艺偏差下依然能够保持较高的测试能力。相比同类测试方法,该方法所需面积开销更小,所需总测试时间更少。

GaN收发多功能芯片在片集成测试优化

为了解决传统开关集成测试方案中严苛的时序同步要求,根据GaN收发多功能芯片的在片电参数测试需求,采用环行器优化测试方案,减少芯片测试时序变量,提高了芯片测试程序的鲁棒性,并且利用去嵌入技术对系统的校准进行简化。通过典型器件的测试对方案进行了验证,结果表明,环行器优化测试方案与传统的开关集成测试方案输出结果基本一致,优化测试方案是有效的。

以太网物理层芯片光电特性测试研究

当前,以太网物理层芯片在诸多应用领域不可或缺,对以太网物理层芯片的功能性能要求也越来越高,因此,如何进行芯片功能性能方面的光电特性验证是亟待解决的问题。主要介绍了以太网物理层芯片验证的技术现状,提出符合以太网物理层芯片功能性能应用需求的光电特性测试方法,采用测试仪器(如示波器、逻辑分析仪、网络矢量分析仪等)和验证板卡对网络中物理接口的数据传输电特性和光特性进行测试,测试结果表明提出的测试方法达到了测试要求,满足了功能性能应用需求,进而提高了国产高可靠以太网物理层芯片验证的技术手段。

高频数字集成电子元件无损检测仪设计与研制

目前,在我国集成电子元器件检测中,主要采用两种方式,一是传统的剥离观察法,另一种则是无损检测法。本文介绍了一种采用高频数字技术设计的X光集成电子元件无损检测仪电路,能在不损坏被检测器件的前提下,高清且快速地检测出内部损伤。该电路克服了传统工频模式设计的集成电子元件无损检测设备体积大、质量重、效率低、清晰度不够等缺陷,使检测仪具有使用轻便、图像清晰的特点。实验结果表明,该电路实际应用切实可行,能满足元器件检测行业的实际需要。

集成电路测试管理系统的设计与实现

阐述在集成电路生产中的测试管理系统设计,该系统能够实现对测试数据的存储和管理,支持数据分析和测试报告的生成,提供测试参数配置和测试流程管理功能。

一种针对Virtex-7加密位流的侧信道分析方法

随着FPGA在商业、国防等领域的广泛应用,出现了很多针对FPGA的攻击方法,电路安全性面临着极大挑战。为了进一步研究FPGA的安全机制,文章介绍了一种新的侧信道分析(SCA)方法,并首次在Xilinx Virtex-7芯片上分析了加密位流在加载过程中存在的安全漏洞。相比之前的攻击目标,Virtex-7芯片规模更大,采集的信号信噪比更低,攻击难度更大。之前的研究使用的是SASEBO或SAKURA这类专为SCA设计的测试板,而该文的分析是第一个在Xilinx官方评估板上进行的实例,由于官方评估板不是针对侧信道信号采集设计的电路板,因此需要经过处理才能获得足够的信噪比。使用电磁辐射作为侧信道测量值,在80万条电磁曲线内就能够获得一组密钥。通过密钥解密,得到明文位流,攻击者就能够对FPGA进行逆向分析、克隆等操作,从而影响FPGA的安全。

基于YOLOv5-TGs的PCB缺陷检测算法研究

针对目前PCB缺陷检测算法在实际应用中检测精度低等问题,提出基于改进YOLOv5s的PCB缺陷检测算法YOLOv5-TGs。该算法以YOLOv5s算法模型为基础,首先在主干网络中引入Swin Transformer结构,并取代C3模块中的Bottleneck模块,并使用Ghost卷积模块替换Conv模块,降低了模型的计算复杂度,实现轻量化,同时增加了其接收域,增强PCB缺陷的小目标的特征表达能力;其次,在颈部网络的C3结构后面添加全局注意力机制,更大程度地保留通道和空间信息,在减少特征信息弥散的情况下放大全局跨纬度的交互特征,提高检测效率。最后用SIoU损失函数来代替原有的CIoU损失函数,通过在损失函数代价中引入方向性,加快模型收敛速度,提高回归精度。本文实验使用的是北京大学实验室公开发布的PCB缺陷数据集,结果表明:改进算法的平均精度均值达到98.2%,精确率达到95.5%;相较于YOLOv5s,改进算法的平均精度均值提升了7.3%,精确率提升了7.5%。

基于各向异性导电膜的射频SP8T开关无损测试

为了解决射频器件无损测试的难点,基于各向异性导电膜Z轴(ACF-Z)连接结构,设计并实现了射频器件无损测试技术。针对表面贴装式GaAs金属半导体场效应晶体管(MESFET)单刀八掷(SP8T)开关,该测试技术使用ACF-Z轴连接结构实现器件与测试板的无损连接,通过矢量网络分析仪对GaAs MESFET SP8T开关性能进行测试,最多可同时测试SP8T开关的8个通道。测试结果显示,1~8 GHz内,器件的插入损耗为-15~-35 dB,回波损耗为-15~-35 dB,测试过程中未对器件造成损伤。

心音心电检测仪电磁兼容问题的测试分析及整改方法

现代医疗器械更偏向于高精确度、高敏感度和小型化,其所处的电磁环境越来越复杂。外界电磁干扰对医疗设备会产生影响,严重时甚至影响医生的诊断。本文结合心音心电检测仪,基于医疗器械测试标准对传导发射测试、辐射发射测试和静电放电这3个测试项目进行了研究,提出了壳体整改,增加滤波电路、磁环、电荷释放电路等整改方法。对其他类型相关医疗器械的电磁兼容问题分析和整改,有一定的参考借鉴作用。

基于ZYNQ MPSOC的以太网PHY芯片功能测试方法

随着以太网技术和集成电路技术的发展,以太网物理层(Physical Layer,PHY)芯片的速率和性能都得到了极大提升,电路复杂度更是几何级增长,以至于常规的自动测试设备(Automatic Test Equipment,ATE)测试很难充分验证其功能,所以亟需开展相应测试方法研究。提出了一种高效的基于ZYNQ MPSOC的以太网PHY芯片功能测试方法。该方法以ZYNQ MPSOC为核心,设计了一种直达应用层面的系统级测试装置,从而减少了与物理层直接交互的行为,有效降低了测试装置及程序开发难度。经试验验证,提出的基于ZYNQ MPSOC的以太网PHY芯片功能测试方法能够用于以太网PHY芯片测试。

面向自主芯片频率扫描实速测试的扫描链分析

随着芯片工艺的不断升级,芯片设计的频率不断提高,时延故障是引起高速芯片失效的重要因素。在硅后验证阶段,由于缺乏一种对芯片全局路径延时测量的手段,传统构建延时测量电路的方式仅能得到特定关键路径的延时变化情况,在芯片失效时无法进行全面的路径延时分析。本文提出一种基于扫描链的频率扫描实速测试方法对芯片内部大量时序路径的延时进行测量并获取时序裕量。针对生成测试向量时间长,依赖专业测试设备的问题,在自研硬件平台上通过自生成多频率测试向量以及改进数据校验算法成功实现了频率扫描实速测试,对芯片测量的路径延时误差在8 ps左右。通过对不同芯片在不同温度下的实验验证了该方法对路径延时表征的有效性,为今后通过延时参数对高速芯片进行环境适应性分析、寿命预测等研究提供了一种快捷有效的方法。

柔性电子复合薄膜贴附于仿真皮肤上的延展性研究

为评价柔性应变传感器应用于人体皮肤不同工况下的延展性,制备了一种马蹄形金属导线-PDMS基底复合结构的柔性电子复合薄膜,选择邵氏硬度为10的双组分加成型硅胶作为仿真皮肤材料进行离体实验。首先,利用数字图像相关(DIC)方法获得样品贴附在不同厚度仿真皮肤上拉伸变形过程中的位移场与Von Mises应变场;其次,提出应变均值M与断裂伸长率e作为评价指标定量表征样品的延展性,分析仿真皮肤厚度与环境温度对延展性的影响。结果表明,皮肤厚度与环境温度变化对柔性电子复合薄膜延展性均有显著影响,当皮肤厚度为2 mm,环境温度为40℃时,样品延展性最佳,断裂伸长率达到145%。该研究定量分析了柔性电子薄膜在不同应用工况下的延展性,为柔性应变传感器的强度设计提供参考。

基于质量保证前移的TSV硅转接板检验评价方法

TSV作为目前公认最先进的新型高密度封装工艺之一,其结构工艺极为复杂,当前国内鲜有大规模应用及工程适用的质量与可靠性评价方法,相关统一标准尚未完全建立。本文以目前相对成熟并已形成行业共识的2.5D封装中TSV硅转接板为对象,结合其工艺结构特点以及实际产品生产试验的一线数据,研究提出了基于保证前移TSV硅转接板质量检验及可靠性评价方法,为TSV工艺产品的工艺质量监控、检验评价、可靠性保证及相关标准规范制定提供了一套成熟的解决方案。

基于改进YOLOv5算法的晶圆表面缺陷检测方法

为了兼顾实时性和准确率,提出了一种基于改进YOLOv5算法的晶圆表面缺陷检测方法。该方法采用了轻量级网络GhostNet作为主干提取网络,以降低模型复杂度并提升检测速度。同时为了提高模型的特征提取能力和检测精度,引入了高效通道注意力机制。此外采用FReLU激活函数取代了原有的SiLU函数,以增强模型对空间的敏感性,提高检测准确性。使用真实的晶圆缺陷数据集对改进模型进行验证。实验结果表明,相比于原始模型,改进YOLOv5网络模型实现了30.02%的参数压缩,同时目标精度达到78.6%,相较于YOLOv5s提升了4.4%,mAP值提高5.5%,检测速度提高1.3 ms。

基于CSTDNet的PCB表面元器件检测算法

PCB表面元器件存在分布密集、尺寸小、外观相似等特点,所以检测时容易出现漏检和误检问题。以VFNet为基础,提出了一种名为CSTDNet(Cross-Scale Task Dynamic Network)的PCB表面元器件检测算法。首先,在特征融合网络中添加跨尺度交互特征模块,以增强对小型元器件的特征描述能力;其次,在检测头网络中引入任务对齐学习机制,优化分类和回归任务的空间一致性;另外,在正负样本选择的过程中引入高斯动态软标签分配策略,以更好地补偿小型元器件的正样本数量。实验结果表明,改进后算法的FPS、mAP和mAP_s分别提升了10.7%、11.8%和7.6%,有效地提高了密集场景下小型元器件的检测性能。

基于YOLOv3的芯片缺陷检测模型设计与优化

传统的芯片缺陷检测效率低,鉴于深度学习在机器视觉领域应用广泛且效果显著,基于YOLOv3神经网络模型设计了微波芯片缺陷检测模型并加以优化。将原来的损失函数改为完全交并比(CIoU)损失函数,以优化真实框与预测框之间重合度的计算方法;增加了空间金字塔池化(SPP)结构,以实现不同尺寸特征融合;用高效的k-means++聚类算法计算出更加适用于微波芯片缺陷数据集的初始锚框;采用空间注意力机制(SAM)提高模型对芯片缺陷图像的关注能力。实验结果表明,与YOLOv3模型相比,优化后的模型在芯片缺陷检测方面效果更佳,mAP@0.5提高了2.06%,mAP@[0.5∶0.95]提高了17.52%。