一种基于模式布线的柔性电路板布线规划算法

为解决柔性电路板整板自动化布线算法布线效率低、布线效果较差的问题,提出基于模式布线的柔性电路板布线规划算法,采用模式布线近似拟合详细布线,缩小详细布线和布线规划之间的精度误差。同时,根据人工经验设计4种布线模式和若干扇出模式,模拟扇出区内部资源分配和扇出区间排列组合可能出现的情况。针对层分配问题,设计了根据当前布线结果以及未来对其他线网的影响综合评价的层分配算法,针对通道区不允许打孔的约束,根据通道连接扇出区的位置顺序求得通道内布线线网拓扑不交叉序列,并作为分割线上过点位置排列顺序约束。最后,综合比较每个模式下的结果,选择代价最小的结果作为最终布线规划的结果。使用多个工业用例进行测试,实验结果表明,与已有柔性电路板布线规划算法相比,本文布线规划算法可以提升详细布线效率和布线结果。

无枝状结晶耐离子迁移覆盖膜的研究

挠性印制电路板(FPCB)的离子迁移主要受挠性覆铜板(FCCL)和覆盖膜胶层的影响,表现为线路间的枝状结晶。考察采用环氧胶、聚酰亚胺胶等胶黏剂制备覆盖膜的耐离子迁移性,观察耐离子迁移性测试后的试样形貌,发现不同类型胶黏剂制备的覆盖膜试样枝状结晶程度不一,其中普通环氧胶覆盖膜试样线路间枝状结晶严重。进一步通过胶黏剂配方研究,开发出一种无枝状结晶的环氧胶覆盖膜,性能满足IPC-4203标准要求。

有机封装基板标准化工作现状及发展思考

随着我国集成电路产业的发展,作为集成电路封装重要零部件的一种特殊印制电路板(PCB)——有机封装基板呈现出高速增长的态势,相应的标准化需求日渐显现。回顾了过去我国PCB领域标准化的方针,分析了工作方针调整的必要性。在梳理和总结有机封装基板产业发展关键点的基础上,提出了有机封装基板标准化工作新的发展思路,指出了基于客户联系、产品良率控制和原材料研制等方面的标准化工作重点任务。针对其发展趋势,聚焦嵌入式基板这个未来可能给整个有机封装基板产业链带来重组的着力点,提出了我国在这一产业变革中未来标准化工作的思路和任务。

融合设备状态和产品要求的电解铜箔制造工艺参数优化

针对当前电解铜箔制造工艺参数的优化仅考虑产品要求的问题,提出了一种融合设备状态和产品要求的电解铜箔制造工艺参数优化方法。首先,为辨识铜箔制造中工艺、设备与产品参数之间的非线性关系,建立了基于神经网络的“工艺-设备”与产品参数的映射模型,并通过构建当前生产模式与历史生产模式的相似性度量方法,确定当前工艺参数的优化初始点;然后,基于所建立的映射模型、设备状态和产品要求构建多目标约束函数,并利用遗传算法优化工艺参数,获得同时满足设备状态和产品要求的最佳工艺参数。企业的生产验证表明:相较于仅考虑产品要求的工艺优化方法,所提方法优化后的工艺参数能在相同的设备状态下获得质量更好的产品,在常温/高温抗拉强度、常温/高温延伸率和树脂剥离强度这5项关键指标上,分别提升了6.1 MPa、6.1 MPa、1.9%、0.7%和0.22 N/mm,生箔制备和表面处理的生产效率也提高了2.65%和7.5%,能够有效保证并提高铜箔的质量和生产效益。

基于YOLO-J的PCB缺陷检测算法

针对现有PCB缺陷检测方法存在准确率低和模型参数量过多的问题,提出基于改进YOLOv4的YOLO-J的PCB缺陷检测算法。该方法使用Resnet作为模型的特征提取网络,解决YOLOv4中因CSPDarknet53参数太多从而难以部署在移动端的问题。为避免替换特征提取网络降低检测效果,通过增加注意力机制和改进PANet结构,提高模型对小目标PCB缺陷的特征提取能力。使用H-Swish激活函数作为颈部的激活函数,以达到提升检测精度和训练速度的目的。另外,通过使用二分K-means对PCB数据集聚类,解决初始锚框不适合检测PCB缺陷的问题。使用北京大学实验室公开发布的PCB缺陷数据集进行实验,结果表明,该方法相较于YOLOv4,在IoU=0.5时mAP提升了0.29%;在IoU=0.5:0.95时mAP和召回率均提升了6.7%,速度提升了2.24FPS,模型大小为132MB,约为YOLOv4的1/2。

基于图像处理的电路板缺陷检测系统设计

针对传统电路板缺陷检测多为人工检测、速度较慢且成本较高的问题,本文研究设计了一款以图像处理为基础、利用现场可编程门阵列(FPGA)实现对电路板缺陷准确、高速的检测系统。在传统图像增强算法的基础上提出一种针对不同图像信息采用不同感兴趣区间的方法,增强效果显著;为减少电路板上标识字样对匹配算法计算速度的影响,提出一种去除丝印算法,将电路板上多余的标识字样取消,减少图像匹配的计算量,加快检测的速度;在传统绝对误差和算法(SAD)模板匹配算法的基础上采用去平均值法计算图像信息,减小光照变化带来的影响;将传统2算子Sobel边缘检测扩展到8算子边缘检测,边缘信息更加明显清晰。采用FPGA作为硬件平台,在Vivado开发环境下实现Verilog HDL硬件逻辑语言,下载到FPGA中实现。实验结果表明,系统的平均检测精度为98.53%,检测单张电路板的时间为8.204 s。本系统设计在检测精度和速度上都有明显提升,且造价成本低。

改进YOLOv8的PCB表面缺陷检测算法

针对目前PCB表面缺陷检测方法存在复杂度过高、误检、漏检等问题,提出了一种改进YOLOv8的轻量型检测算法。由于YOLOv8主干网络下采样后的特征图存在一定冗余,设计轻量级的多尺度混合卷积(MSMC),并结合C2f模块增强多尺度特征提取能力;在颈部网络中设计改进的双向特征金字塔结构(BiFPN),使用两个跨层连接得到更加丰富的语义信息;使用C2f-Faster模块减少特征融合过程中的运算量;引入CA注意力机制与WIoUv2损失函数,增强对PCB小目标缺陷的定位能力。实验结果表明,相较于YOLOv8n,改进后的算法在PCB数据集上检测精度提高了2.2%,模型参数量和计算量降低了36.7%和18.5%,分别为1.9 M和6.6 G。最终模型大小仅为3.8 MB,为移动终端设备部署提供了新思路。

计算机系统在电源完整性设计中的应用

随着电子工业的高速发展,印刷电路板的生产技术也在不断优化。尤其是进入超大规模集成电路时代后,高频高速集成电路成为当前计算机系统的主要形式,这一形式利用集成电路芯片来实现计算机系统处理、转换信息的功能。对电路芯片而言,电源完整性设计是决定产品性能的直接因素,但超大规模集成电路的功能十分庞杂,元器件集成度高,导致电源完整性设计很容易出现问题。由[美]J.泰德·蒂贝妮二世(J.TED DIBENE Ⅱ)编写.

基于SMT-YOLOv8的PCB缺陷检测研究

针对PCB缺陷检测中目标尺寸小、权重文件庞大难以部署的问题,提出一种改进的YOLOv8小目标缺陷检测方法。该方法将SE注意力机制融入C2f中,使网络能够根据通道域的信息给图像不同位置赋予不同的权重,获取更重要的特征信息;在SPPF中引入Basic RFB以增强网络感受野,提升网络的特征提取能力;新增小目标检测尺度,提升模型对微小缺陷的检测能力;舍弃大目标检测尺度,降低计算负荷并缩小权重文件。实验结果表明,在公开的PCB缺陷数据集,改进后的YOLOv8较原算法平均精度提升了2.6%、权重文件缩小了27.3%、FPS达到34.4 ms/帧。

基于压电喷墨技术3D打印纳米银墨水的固化工艺研究

为了改善喷墨3D打印纳米银墨水的导电性,研究热台固化、近红外固化和光热耦合固化对纳米银墨水固化后微观形貌和电导率的影响。通过压电喷墨打印纳米银墨水,并用热台和近红外灯对纳米银薄膜进行固化。结果表明:热台固化时,纳米银薄膜的电阻率随固化时间和固化温度的升高而降低,在固化时间25 min,固化温度140℃时下降至99μΩ·cm;近红外固化时,固化功率1000 W,固化时间4 min的条件下,电阻率为33.2μΩ·cm;光热耦合固化时,纳米银薄膜的电阻率随扫描功率和固化时间的增加而降低,基板加热温度160℃、扫描功率为1000 W、固化时间60 s的条件下,电阻率为3.75μΩ·cm。光热耦合固化烧结颈的生长速度明显优于热固化及光固化。

高速互连PCB的材料电磁表征方法研究

随着数据传输速率的不断增加,对高速互连的信号完整性设计和优化变得至关重要。在高速通道设计的各个方面中,我们通过对现有的方法进行综述来着重介绍准确的PCB材料电磁表征这一关键问题,并对于提取PCB材料特性,如介电常数、损耗正切以及铜表面粗糙度的各种方法进行分类。首先,这些方法分为两大类:①对原始介质材料进行表征的技术;②适用于一般由玻璃纤维和树脂材料混合而成的PCB材料的表征方法。在每个类别中,简要描述了几种常用技术,并进行了优缺点的比较和讨论。基于传输线的方法的挑战和局限性在这里尤为重要,因为相关的材料特性提取程序在工业中已经是常规操作。此外,特别是在数十吉赫兹的频率范围内,典型铜箔表面粗糙度对准确材料表征的影响也被考虑。本文旨在通过总结和比较提供PCB材料表征方法的全面概述和分析。

某电机印制板组件用三防胶选用不当案例分析

三防胶质量的好坏直接影响印刷电路板组件的防护效果和产品的可靠性,因此,科学有效地选用合适的三防胶就显得尤为重要。从失效案例入手,首先,通过外观观察和SEM&EDS分析对三防胶的外观及元素成分进行了分析;随后,通过FT-IR分析、TGA分析和DSC分析对三防胶的材质进行了分析;最后,通过离子色谱分析测试了三防胶的离子含量,深入分析了某产品印制板组件因三防胶引起短路打火导致电机失效的问题,并对电路板上三防胶的失效原因和机理进行了详细的阐述,同时提出了切实可行的解决方法与改善建议,对于三防胶的合理选用具有一定的参考意义。

基于高分子电压诱导变阻膜的全PCB抗脉冲防护

随着芯片集成度的不断提高,内部互连导线间距越来越小,器件更易在静电作用下受到损害。为提高印制电路板(PCB)在实际应用中抗静电放电(ESD)和电磁脉冲(EMP)的能力,制作了一种高分子电压诱导变阻膜,将其嵌入PCB中形成脉冲吸收网络,使全板具备抗瞬变脉冲能力,实现对ESD和EMP的全系统防护。ESD防护实测结果表明,对比普通PCB,全抗脉冲PCB对静电脉冲有更快的响应速度和更高的释放效率;传输线脉冲(TLP)测试结果表明,采用电压诱导变阻膜的PCB中每一点都具有过电压脉冲吸收能力,电流泄放能力可达50 A以上。

基于波峰焊桥连改善的设计优化研究

波峰焊是一种常见的电装工艺焊接方式,而桥连是波峰焊工艺最为常见的焊接缺陷之一。介绍了波峰焊接桥连产生的机理,并分析了焊盘间距过近、引脚出脚长度过长,以及器件布局方向不当三种典型可制造性设计引起桥连的原因,并探讨了有助于波峰焊接桥连改善的可制造性设计优化方案。

PCB可靠性测试评估方法简述

印制电路板(PCB)技术向高密度、高集成化等方向发展,导致PCB可靠性问题日益凸显。针对PCB失效机理,并结合现有PCB标准及实践应用情况,详细介绍了3种PCB可靠性测试评估的方法——失效率预计法、加速试验预计法和试验鉴定法,以期为从业者开展PCB可靠性测试评估提供一定的帮助。

GJB 362C和GJB 7548A的实施应用

GJB 362 《刚性PCB通用规范》和GJB 7548 《挠性PCB通用规范》是军用印制电路板(PCB)领域的两项重要标准,在实施后,很多使用者对标准的理解和应用还存在一些疑问。主要介绍两项标准修订的基本情况、对标准实施应用的见解和对标准内容的理解,以及存在的问题,希望能够帮助从业者加强对标准的理解与应用,同时也希望军用PCB的设计、制造和使用方对标准的认识能够达成一致,让标准帮助大家解决工作中遇到的相关问题。

TIA组态控制功能在PCB组装工艺中的应用

针对印刷电路板(PCB)组装工艺装贴方式多样,生产线工艺切换需要改变硬件组态和优化工艺流程,导致生产线停机时间加长、维护成本升高、生产效率降低等问题。以西门子PLC和分布式IO模块为例,提出了组态控制功能在PCB组装系统中的应用方案。采用最大硬件方案组态形成标准机器项目。根据不同的生产工艺、不同的生产方案,存储在专门的组态控制数据块中。当需要切换PCB组装工艺时,加载相应的组态方案,就可以运行新的组态项目和生产工艺,达到快速完成生产工艺切换的目的。使用西门子TIA博途V17的仿真检验,验证了组态控制功能的有效性和可靠性。

基于LWN-Net的印刷电路板缺陷检测算法

针对现阶段印刷电路板缺陷检测任务中网络精度低、速度慢、模型参数量大的问题,提出基于改进YOLOv3的轻量级权重新型网络(LWN-Net),并提出轻量级特征增强网络作为模型的特征提取网络,解决YOLOv3中主干网络Darknet53参数量过多的问题。考虑到特征提取过程中语义信息和位置信息不平衡会导致检测精度降低,构建权重聚合分配机制消除不平衡,以提高模型特征提取能力。提出新型特征金字塔网络,增强网络对细节信息的提取能力并降低信息冗余度。采用回归损失函数SIoU加快模型的收敛速度并提高检测精度。结果表明,相比YOLOv3,LWN-Net网络的模型规模压缩了87.5%,而检测速度提升了8.32帧·s^(-1),预测精度和召回率分别提升了0.88%和1.6%。该网络的提出为印刷电路板的缺陷检测问题提供了一种更高效的方法。

基于三重注意力的轻量级YOLOv8印刷电路板缺陷检测算法

在全球产业中,印刷电路板的生产和应用持续增长,已经成为各种电子设备的核心组成部分。由于缺陷尺度较小的问题以及检测模型轻便嵌入便携式设备的需求,印刷电路板图像的自动缺陷检测是一项具有挑战性的任务。为了满足智能制造和使用中对高质量印刷电路板产品日益增长的需求,提出一种基于YOLOv8的印刷电路板缺陷检测改进方法。首先,采用轻量级网络MobileViT作为主干网络,减小模型体积和计算量。其次,引入Triplet Attention模块,增强张量中不同维度间特征的捕捉能力。最后,将边界框损失函数替换为LMPDIoU,直接最小化预测框与实际标注框之间的左上角和右下角点距离。实验表明:改进后的检测模型能够在拥有极小参数量的同时保证小尺寸缺陷检测精度较高,模型参数量降低率为89.38%,满足轻便嵌入便携式检测设备和计算机资源受限的场景应用,证实了在印刷电路板缺陷检测领域具有良好的应用前景。

基于惠更斯等效原理的高速高密度PCB分级建模方法

当带宽达到20 GHz以上时(波长从15 mm到无穷小),高速高密度电子系统的内部电路电磁环境变得十分复杂,越来越难以建模和分析预测,进一步当带宽达到40 GHz以上时,电路电磁环境问题将变得更加尖锐.为在设计阶段能够对电磁作用过程、作用效应进行预测评估及控制,需要精确的建模方法和针对大尺度问题的快速计算技术,尤其是超大带宽超高速混合电路和集成电路.本文提出了基于混合电路环境电磁计算基础理论的跨尺度处理技术,通过惠更斯等效原理和电磁奇异性几何结构的电磁收敛降速机理的利用,解决了多维交叉多尺度电路电磁环境场路融合的高效率高精度建模技术挑战;利用惠更斯等效原理和基尔霍夫积分方程,在区域边界面上定义了惠更斯端口,提出了对于任意复杂印制电路板(Printed Circuit Board,PCB)同时垂直方向和水平方向区域分解的一般方法,实现了任意PCB结构的分级分类处理和模块化封装,提高了高速高密度电子系统分析的灵活度;提出了基于几何结构电磁学多重本地本征展开的技术途径,发展了基于模式和区域分解分割的快速并行处理技术,通过电磁锐变区域本征描述及场分布的本征基函数表征,实现了高精度和高计算速度兼得,减少了复杂电子系统的计算时间和设计时间.统计数据表明,本文提出的方法在0~40 GHz大带宽频率范围内频偏误差为3.7%、幅度偏差为±3 dB.本文提出的PCB分级建模分析方法可以应用于高端电子通信系统设计,提升我国宽带高速数模系统的高效电路设计和环境电磁调控能力,缩短产品研发周期.