基于FPGA的Sobel图像边缘检测设计

边缘检测是图像处理和计算机视觉中有关特征提取的一个重要研究领域。基于现场可编程逻辑门阵列(field programmable gate array,FPGA)完成了图像边缘检测及视频图形阵列(video graphics array,VGA)显示电路设计。该设计基于QuartusⅡ设计平台,采用Verilog语言编写代码,采用Modelsim仿真软件完成电路仿真,实现了串口图像数据的索贝尔(Sobel)算法边缘检测功能,并且由VGA显示器输出检测结果。最后,在EP4CE10F17C8N芯片上完成了功能验证。

基于FPGA的机械电子设备实时调试技术研究

现场可编程门阵列(field programmable gate array,FPGA)是一种可以进行配置或编程的集成电路,具有较高的灵活性和强大的并行处理能力。FPGA能够在硬件层面对电子系统进行编程和调整,开发者可以在不更换硬件的情况下,修改或优化其功能和性能。探讨了基于FPGA的机械电子设备实时调试技术,从架构设计、调试工具和环境配置、调试算法的开发等方面进行了阐述。

基于FPGA的小目标识别分类系统的设计与实现

为了提高小目标识别和分类的实时性,同时降低识别系统的资源消耗,本文提出了一种简易、高效的现场可编程门阵列(Field Programmable Gate Array,FPGA)小目标识别分类系统。该系统首先通过图像预处理消除图像噪点,并采用并行计算提升系统实时性。然后将处理后的图像与模板进行匹配计算得到识别结果,设计的模板匹配电路具有较小的硬件复杂度和较快的处理速度。实验结果表明,本文所提出的识别系统在680×480图像分辨下,可达137.5帧/s的处理速度,实时性强,同时仅消耗了9个块随机存储器(Block Random Access Memory,BRAM)和2个数字信号处理器(Digital Signal Processor,DSP),硬件资源消耗较少,在处理小目标识别和分类问题上有较好的实用价值。

自适应滤波器的FPGA硬件实现

采用LMS算法和FIR框架结构,对一种基于FPGA硬件的自适应滤波器系统的实现方法展开探讨。系统采用自顶向下的模块化方案设计16阶自适应滤波器。顶层文件包含两个接口、FIR滤波、误差计量和抽头系数共5个模块。系统参数前期均由MATLAB仿真验证选取最优值。硬件测试平台选用以ZYNQ-7000系列芯片为核心的开发板。加噪正弦波信号经系统滤波处理后通过示波器观测,显示去噪效果良好,且通过逻辑分析仪抓取的结果与MATLAB理论仿真结果符合度较好。系统可以封装成一个自适应反复调用的功放IP核,适用于音频、图像、视频等信号滤波处理领域,具有一定的工程应用价值。

基于改进MMAL的细粒度图像分类研究

针对细粒度图像分类中目标区域难以精准定位及其内部细粒度特征难以识别的问题,提出了一种基于改进MMAL的细粒度图像分类方法。首先,利用形变卷积的感知区域可变性原理,动态地感知样本图像中不同尺度和形状的目标区域特征,从而增强网络对目标区域位置的感知能力。随后,采用GradCAM梯度回流的方法生成网络注意力热图,以减小特征背景噪声的干扰,实现对图像目标区域的精准定位。最后,提出位置感知空间注意力模块,通过融合坐标位置和双尺度空间信息,显著提升了网络对目标区域细粒度特征的提取能力。实验结果表明,与基线算法相比,该方法在CUB-200-2011、Stanford Car和FGVC-Aircraft三个公共数据集上分类精度分别提升了1.4%、1.5%、1.9%,该结果验证了所提方法的有效性。

基于FPGA的多通道温度采编装置设计

针对飞行试验中对设备温度测量的需求,设计了一种适用于飞行测试的高精度多通道温度采编装置。设计以FPGA构建信号采集处理系统,采用AD8227和AD590来实现信号的调理和温度冷端补偿,通过标准RS422协议实现16路温度信号传输,并采取线性拟合的方式对输出进行非线性校正,提高了系统准确率和稳定性。测试结果表明,测温电路全量程内最大测量误差为±0.083%F.S.。经过测试验证,该方案传输过程无丢帧零误码,系统运行高效、可靠。

基于双掩码技术的抗功耗攻击CMOS电路设计

为增强现有差分传输管预充电逻辑(differential pass-transistor pre-charge logic,DP^(2)L)电路结构的抗功耗攻击性能,设计并开发了一种改进型DP^(2)L电路。与改进前电路相比,改进型DP^(2)L电路在不同输入信号下晶体管的导通数目保持相同,从而表现出更好的功耗恒定性能。在此基础上,进一步设计了双轨双掩码差分传输管预充电逻辑(double masked differential pass-transistor pre-charge logic,DMDP^(2)L)电路。该电路不仅改善了原有电路的功耗恒定特性,而且引入的双掩码具有随机性,加大了攻击者获取电路运算结果的难度。模拟结果表明,设计的双轨DMDP^(2)L电路较其他3种同类型逻辑电路的标准化能量偏差(normalized energy deviation,NED)分别减小了11.33%,5.19%和3.06%,表明其具有更好的功耗恒定特性和抗功耗攻击能力。

基于FPGA并行实现SVM训练的可重构计算系统

针对支持向量机在处理大规模数据集时所面临的计算复杂度高和训练时间长的问题,设计了一种基于FPGA并行实现支持向量机训练的可重构计算系统,并分析了不同量化方式下的硬件资源消耗与加速性能。通过采用随机梯度下降法训练支持向量机,使得需要求解的维度与样本的维度相关联,相较于传统的基于二次规划的求解方法可以显著降低计算复杂性。同时,利用基于FPGA的可重构硬件平台设计了专用并行计算结构以加速支持向量机的训练过程。对设计的完整系统进行了软硬件联合仿真,在4个公共数据集上的仿真结果表明,整体模型预测准确率达到90%以上;在训练阶段,相较于采用相同算法的软件实现,所提出的浮点数表示下硬件实现的单个样本处理时间至少减少了2个数量级;定点数表示下硬件实现的单个样本处理时间最大减小了3个数量级;与基于二次规划问题求解的硬件实现相比,单个样本处理速度最快提升了394倍。

交通速度预测时空图卷积网络及其FPGA实现研究

时空图卷积网络(STGCN)通过图卷积和时间卷积捕获交通数据的空间依赖性和时间依赖性,可有效提升交通速度预测的精度。但是硬件实现交通速度预测STGCN具有计算量大难以满足实际应用的实时性要求、资源消耗大导致成本增高等问题,在优化交通速度预测STGCN模型基础上,提出了一种交通速度预测STGCN的FPGA实现结构组合优化的方法。首先,通过轻量化裁剪和预测数据位宽的精确选择,对交通速度预测STGCN进行了模型优化,以降低计算复杂度和资源消耗,并经过Python仿真验证其可行性。其次,通过采用流水线、并行计算和数据交替流水存取等组合优化策略,提出了一种交通速度预测STGCN的FPGA实现结构组合优化的方法,以提升系统计算速度。最后,使用Verilog编程对交通速度预测STGCN进行了FPGA的实现仿真和硬件测试。利用PeMSD7(M)数据集进行实验,结果显示FPGA实现单数据交通速度预测的时间为355.5μs,相比CPU、GPU平台及FPGA设计方案1对比,其处理速度最大分别提高了25.9倍、6.7倍和3.5倍,证明了交通速度预测STGCN的FPGA实现结构组合优化方法,在保持预测准确性的前提下可较大幅度的提升系统处理速度。

一种基于FPGA的自动曝光算法与设计

随着数字图像处理技术的发展,自动曝光算法在图像获取领域扮演着重要的角色。针对自动曝光问题,设计了一种基于FPGA的自动曝光算法。该算法利用FPGA强大的并行计算能力和灵活的可配置性,实现了快速高效的自动曝光过程。首先对原始图像数据进行预处理,包括数据对齐、数据采样和串并转换,然后利用乒乓操作对图像数据进行连续不间断的缓存和读取,最后对像素进行采样,同时计算图像灰度均值,并依此来计算曝光时间,从而实现自动曝光功能。经过仿真验证,可以证明该自动曝光算法具有可行性,在数字图像处理领域具有一定的参考价值和广泛的应用前景。

时空图卷积网络的骨架识别硬件加速器设计

随着人工智能技术的不断发展,神经网络的数据规模逐渐扩大,神经网络的计算量也迅速攀升。为了减少时空图卷积神经网络的计算量,降低硬件实现的资源消耗,提升人体骨架识别时空图卷积神经网络(ST-GCN)实际应用系统的处理速度,利用现场可编程门阵列(FPGA),设计开发了一个基于时空图卷积神经网络的骨架识别硬件加速器。通过对原网络模型进行结构优化与数据量化,减少了FPGA实现约75%的计算量;利用邻接矩阵稀疏性的特点,提出了一种稀疏性矩阵乘加运算的优化方法,减少了约60%的乘法器资源消耗。经过对人体骨架识别实验验证,结果表明,在时钟频率100 MHz下,相较于CPU,FPGA加速ST-GCN单元,加速比达到30.53;FPGA加速人体骨架识别,加速比达到6.86。

按键式密码电子锁电路的设计

数字电路的设计在计算机、电子和自动化等专业中占据着非常重要的地位,另一方面,现代的教育理念要求加强对学生分析能力、实践动手能力和创新应用能力的培养。为了更好地将理论知识与实践结合起来,详细地阐述了利用集成芯片和门电路设计生活中常见的电子密码锁设计过程,包括核心器件触发器的选择、通过几种方案的比较确定最优设计方案、密码锁的工作过程及相关电路的设计。通过实验室实验验证,增强了学生对电路的感性认识,提高了学生的学习兴趣与效率。

基于GCM算法的电力基础设施监测预警系统研究

针对当前电力基础设施故障、电线杆倒塌等突发险情和未知险情无法做到预警、报警和及时响应的问题,本文拟提出一种基于GCM算法的电力基础设施检测预警系统。通过采用NB通信的高精度北斗定位终端与应用平台相结合,在线感知配电杆物理形变的情况,对采集数据分析、定位数据解析后适配多种预警/报警信息的提示,通过平台整合配电杆电子档案信息,为一线巡检人员提供技术支撑,把握电网运行状态,提高供电服务质量。通过比较GZTD、GPT2w、UNB3m等模型研究,GCM算法模型精度更高,相对于IGS产品的平均偏差精度提升达1.3m,实验验证,该系统能实现电杆状态实时监测,实现精确的预警、报警。

基于现场可编程门阵列的电子显微图像处理关键技术

基于现场可编程门阵列的电子显微图像处理,以便携式心电图仪为例,应用现场可编程门阵列的电子显微图像处理技术,提升医学信号检测和处理能力,为医院、科研院所、企事业单位等在电子显微图像资料获取及使用方面提供有力支持,为相关工作开展提供借鉴。

低功耗矢量水声信号采集处理系统设计与实现

为进一步降低矢量水听器信号采集处理系统对水下滑翔机平台的续航影响,设计了一种以ARM和DSP为核心控制器的低功耗信号采集处理系统。利用ARM控制器实现系统的多种工作模式,以达到不同状态下的最佳功耗控制。此外,在控制软件中加入必要的优先级设计和流水线设计,以提高系统硬件控制效率,最后利用功率测试仪对系统不同工作模式进行测试。结果表明,低功耗模式下平均功耗约为1.27 W,实时处理模式下平均功耗约为4.29 W。在长时间连续工作情况下,可大幅度降低实时处理模式的工作时间占比,功耗控制效果显著,有效证明了该方案的有效性和优越性。

基于最小二乘的椭圆拟合及其FPGA实现

针对现有的基于FPGA平台实现的最小二乘椭圆拟合算法中线性方程求解输出时延较大的问题,采用Cholesky分解法解线性方程,并对Cholesky分解中的平方根求解,运用单向旋转、合并迭代、迭代次数可调等手段,提出了一种基于CORDIC算法的迭代自适应的平方根求解结构。实验结果表明,改进的平方根求解算法对缩短Cholesky分解输出时延有良好的效果,Cholesky分解在FPGA平台相较于现有的LDLT分解法实现63.26%的速度提升;椭圆拟合算法在保证输出绝对误差小于0.1 pixel的情况下,FPGA平台相对于计算机软件实现了1000倍以上的速度提升,适合实时性要求较高的应用场合。

基于忆阻器-CMOS晶体管的逻辑电路及其应用

针对传统组合逻辑电路存在的硬件资源利用率低和功耗高等问题,提出了一种基于忆阻器和CMOS晶体管的存算一体化组合逻辑电路设计方案。利用忆阻器存算一体、结构简单、与CMOS器件兼容等特性,减少了电路元器件数量。首先利用忆阻器的非易失性和阻变特性,设计忆阻与门、或门,结合CMOS晶体管实现与非门、或非门;然后,利用器件存算一体特性,提出了4R2T结构的异或门及同或门电路;最后,基于忆阻逻辑完备集设计了乘法器电路和图像加密电路,并采用LTspice验证电路功能正确性。结果表明,相比传统电路,所设计的乘法器电路元器件数量减少了50%,具有低功耗特性;所设计的图像加密电路具有良好的加密和解密效果,提升了运算效率。

基于ResCSP-34的集成电路供电网络静态电压降预测研究

随着超大规模集成电路的不断发展,片上供电网络的设计日益重要,需要通过计算供电网络的静态电压降来反映设计的性能。然而传统的计算方法需要耗费大量的时间,导致芯片设计周期延长。为了缩短芯片设计的周期和提高芯片设计的效率,本文提出了一个基于卷积神经网络—ResCSP-34的快速静态电压降预测模型。模型采用编码器-解码器结构,首先对残差网络ResNet34进行修改作为编码器的主体结构,然后在解码器中引入特征融合模块,并且在编码器和解码器的连接处引入注意力机制模块,最后提出了一个同时结合了均方误差、皮尔逊相关系数和平均绝对误差的损失函数对模型进行训练。实验结果表明,在CircuitNet数据集上,模型预测结果的平均绝对误差为0.7 mV,小于1 mV,皮尔逊相关系数的平均值大于0.93,接近于1,对一个片上供电网络设计进行静态电压降预测的平均总时间为7.36 s,其中卷积神经网络的平均推理时间为0.015 s。实验结果表明,ResCSP-34模型能够快速且精准地预测静态电压降。

基于符号扩展的booth乘法器设计与实现

针对RISC-V处理器中的乘法器部分延时较高以及功耗较大的问题,本文在booth2算法的基础上,提出一种改进的基于符号扩展的乘法器优化设计,减少了处理器中乘法指令的执行周期并同时支持有/无符号数的运算。改进了CSA32压缩器,并选择交替使用3-2压缩器和4-2压缩器的Wallace树形结构,提高了部分积的压缩效率,还缩短了关键路径的延时,提高了乘法器的运算速度。利用NC-verilog等验证工具对乘法器进行编码验证以及功能仿真,使用Design complier在SIMC 180 nm工艺下进行综合分析,结果表明本文设计的乘法器相较于PicoRV32,乘法指令执行周期缩短了88.2%,面积与功耗也优于同类乘法器。

基于改进YOLOX-tiny算法的交警手势识别

为了在城市中实现无人驾驶,需要能够高效检测交警的现场指挥手势。针对现有手势识别算法识别精度低、检测速度慢、难以应对复杂道路环境等问题,提出一种改进的YOLOX-tiny交警手势识别算法。首先,使用改进后的GhostNet网络替换原主干网络,并且插入坐标注意力机制,全面提取输入图像特征,提高了网络的检测精度,同时提升了对中小型目标的检测效果;其次,改进解耦头部分,设计了SCDE Head结构,在减少计算量的同时过滤冗余信息,使得解耦头更有效率,并且解耦头融合了多尺度的特征,提升了目标检测准确率;最后,将SIoU应用到定位损失中,加快网络收敛的速度,提升回归精度。在自制的交警指挥手势数据集上进行测试,实验结果表明,与YOLOX-tiny模型对比,改进后算法参数量减少了27.97%,模型计算量减少了33.31%,且平均检测精度提高了2.31%,检测速度提升了45%,更适合汽车无人驾驶以及硬件部署方面的实际需求。