期刊文献+
共找到4,754篇文章
< 1 2 238 >
每页显示 20 50 100
一种高速A/D转换器时域重构技术研究
1
作者 崔庆林 杨松 《微电子学》 CAS 北大核心 2024年第2期317-322,共6页
A/D转换器在航空航天系统中的重要元器件,随着器件转换时钟频率不断提高而其工作环境不断恶化,如何准确测试其时间参数对于全面评价A/D转换器性能特别重要。目前对于高速A/D转换器时间参数测试,主流方法是通过示波器直接测试其输出,该... A/D转换器在航空航天系统中的重要元器件,随着器件转换时钟频率不断提高而其工作环境不断恶化,如何准确测试其时间参数对于全面评价A/D转换器性能特别重要。目前对于高速A/D转换器时间参数测试,主流方法是通过示波器直接测试其输出,该方法对于示波器采样速度要求比较高。文章提出一种高速A/D转换器时域重构技术,可以通过计算机数字信号处理方法来实现高速A/D转换器时间参数测试,同时避免对示波器采样速度的依赖。同时,在研究高速A/D转换器时域重构技术方法及其应用的基础上,通过了相关试验验证。 展开更多
关键词 高速A/D转换器 时域重构 瞬态响应 过压恢复 缺陷分析 单粒子闭锁和翻转
下载PDF
应用脉冲回波的避雷线断线检测系统研究 被引量:1
2
作者 王金明 刘磊 +2 位作者 张飞 李忠虎 陈越 《中国测试》 CAS 北大核心 2024年第3期111-115,共5页
为高效率、低成本地检测风力发电机组桨叶避雷线断线位置,设计基于脉冲回波的避雷线断线检测系统。该系统以单端行波法为原理,由信号发生模块,传感器模块,信号采集模块、控制器模块四部分构成。信号发生模块负责产生行波脉冲信号,传感... 为高效率、低成本地检测风力发电机组桨叶避雷线断线位置,设计基于脉冲回波的避雷线断线检测系统。该系统以单端行波法为原理,由信号发生模块,传感器模块,信号采集模块、控制器模块四部分构成。信号发生模块负责产生行波脉冲信号,传感器模块负责采集回波信号,信号采集模块负责将采集到的回波信号处理转化送给控制模块,控制模块负责分析回波信号,判断故障类型和故障点位置。该文对各个模块的电路和性能参数进行设计,搭建整体的检测系统。经实验验证,该系统可以精准的实现断线判断,并获得断线位置,测量误差精确到0.5 m以内。 展开更多
关键词 叶片避雷线 行波法 罗氏线圈 回波 断线位置
下载PDF
一种应用于物联网的高精度SAR ADC
3
作者 翁烜非 魏聪 +2 位作者 周圻坤 王仁平 魏榕山 《微电子学与计算机》 2024年第11期60-67,共8页
基于180 nm CMOS工艺,设计了一种应用于物联网的14-bit逐次逼近型模数转换器(Successive Approximation Analog-to-Digital Converter,SAR ADC)。电容阵列采用分段和冗余技术,高段电容加入了两位冗余电容,在提高ADC的精度与线性度的同... 基于180 nm CMOS工艺,设计了一种应用于物联网的14-bit逐次逼近型模数转换器(Successive Approximation Analog-to-Digital Converter,SAR ADC)。电容阵列采用分段和冗余技术,高段电容加入了两位冗余电容,在提高ADC的精度与线性度的同时也减少了版图面积。为了实现高精度,采用了一种基于电荷泵的失调电压降低技术的动态比较器,基于电荷泵的逐次逼近比较环路改变全动态预放大器两个输入晶体管的衬底电压差值,有效的补偿了失调电压,最终稳定在一个小的失调步长内。相比于传统静态预放大器,全动态预放大器节省了更多的功耗,相比于现有电荷泵补偿技术,使用更加简单的校准逻辑,大大减少数字电路的开销。动态器件匹配(DEM)技术用于提高电容阵列最高3位的电容的匹配度,将最高3位的电容拆分为大小相等的7个电容,让电容转换过程中,被选中的概率相同,将电容失配的误差平均化,从而将谐波平均分布到频域范围,以减少电容失配的影响。仿真结果表明,在采样频率为4 kS/s时,供电电压为1.8 V的条件下,无杂散动态范围为94.9 dB,功耗为1.002μW,有效位数为13.01 bit。 展开更多
关键词 物联网 逐次逼近型模数转换器 高精度比较器 分段电容阵列 低功耗
下载PDF
异步BiSS-C协议的FPGA解码
4
作者 陈佳文 刘晴晴 邵春江 《微电子学与计算机》 2024年第2期101-107,共7页
为了在BiSS-C协议的处理器设备(Master,MA)时钟和现场可编程门阵列(Field Programmable Gate Array,FPGA)时钟异步的情况下获得BiSS-C协议传输的数据,提出一种异步时钟下FPGA解码BiSS-C协议的实现方法。首先,在FPGA中对BiSS-C传输的编... 为了在BiSS-C协议的处理器设备(Master,MA)时钟和现场可编程门阵列(Field Programmable Gate Array,FPGA)时钟异步的情况下获得BiSS-C协议传输的数据,提出一种异步时钟下FPGA解码BiSS-C协议的实现方法。首先,在FPGA中对BiSS-C传输的编码器数据进行16倍采样,用状态机解码BiSS-C数据,并对数据进行循环冗余校验(Cyclic Redundancy Check,CRC)。其次,在ModelSim中对FPGA软件进行仿真,对状态机的功能、FPGA软件的数据判读能力进行验证。最后,搭建光栅编码器数据采集系统,对FPGA的解码效果进行验证。仿真结果和试验结果表明:在异步时钟下FPGA能正确解码BiSS-C协议传输数据,解码得到的编码器角度位置误差不大于0.1'',误码率低、解码精度高。 展开更多
关键词 BiSS-C协议 现场可编程门阵列(FPGA) 异步时钟 数据解码 编码器
下载PDF
一种高精度音频Sigma-Delta DAC的设计 被引量:1
5
作者 郑晓燕 陈群超 《中国集成电路》 2024年第1期76-81,共6页
设计了一种应用于音频Codec的高精度Sigma-Delta DAC,针对数字插值滤波器占用面积大的问题,提出了乘法器复用的方法,减少数字电路的硬件消耗。为解决Sigma-Delta调制器多比特量化引起的非线性问题,引入DWA(Data Weight Average)算法,提... 设计了一种应用于音频Codec的高精度Sigma-Delta DAC,针对数字插值滤波器占用面积大的问题,提出了乘法器复用的方法,减少数字电路的硬件消耗。为解决Sigma-Delta调制器多比特量化引起的非线性问题,引入DWA(Data Weight Average)算法,提高系统的精度。此外,DCT(Direct Charge Transfer)电路用于实现数字域到模拟域的高精度转换。电路采用0.18μm CMOS工艺,整体DAC的信噪比为105.7dB@1150Hz,有效位数达到17.26bit。 展开更多
关键词 插值滤波器 乘法器 SIGMA-DELTA调制器 DCT电路
下载PDF
一种用于CIS列级ADC的片上抗PVT变化高精度自适应斜坡发生器
6
作者 刘天予 曲杨 +1 位作者 曹伉 常玉春 《半导体光电》 CAS 北大核心 2024年第4期542-548,共7页
传统的片上全局斜坡发生器电路容易受工艺、电压和温度(PVT)的影响,导致斜坡信号易失真、线性度差;由于寄生电容的影响,片外校准的难度较大。提出了一种可以抗PVT变化,实现自适应校准斜率的斜坡发生器,采用逐次逼近算法细调和定步长搜... 传统的片上全局斜坡发生器电路容易受工艺、电压和温度(PVT)的影响,导致斜坡信号易失真、线性度差;由于寄生电容的影响,片外校准的难度较大。提出了一种可以抗PVT变化,实现自适应校准斜率的斜坡发生器,采用逐次逼近算法细调和定步长搜索法微调相结合的方式,实现对斜坡的两点校正。斜坡校准电路包括电阻型DAC、电流型DAC、逻辑控制、动态比较器等模块。仿真结果表明,自适应斜坡发生器的平均校准周期约为1.143 ms,校准后斜坡微分非线性为+0.00207/-0.00115 LSB,积分非线性为+0.6755/-0.3887 LSB,在不同PVT条件下校准电压误差小于1.5 LSB,平均功耗仅为1.155 mW,与传统斜坡发生器相比具有精度高、功耗低的优点。 展开更多
关键词 图像传感器 高速列级模数转换器 斜坡发生器 逐次逼近算法 定步长搜索算法
下载PDF
基于环形游标时间数字转换器的编码转换电路
7
作者 费宏欣 刘海涛 +2 位作者 吴旭鹏 任静 方玉明 《固体电子学研究与进展》 CAS 2024年第3期234-238,共5页
基于应用在锁相环的环形游标时间数字转换器(Vernier ring time-to-digital converter,VRTDC),提出了一种温度计码编码转换电路,解决了VRTDC电路在小量程计数时输出电路无法输出准确的码值,导致时间间隔错误的输出量化问题。采用Cadence... 基于应用在锁相环的环形游标时间数字转换器(Vernier ring time-to-digital converter,VRTDC),提出了一种温度计码编码转换电路,解决了VRTDC电路在小量程计数时输出电路无法输出准确的码值,导致时间间隔错误的输出量化问题。采用Cadence Spectre仿真工具在标准180 nm CMOS混合信号工艺下对编码转换电路进行验证,验证结论表明该VRTDC可输出正确的编码值,有效分辨率可达10 ps、动态范围可达560 ns,且在测量范围内具有很好的线性度。 展开更多
关键词 编码转换电路 时间数字转换器 环形游标
下载PDF
一种面积与随机性均衡的DEM设计
8
作者 韩知宜 李博文 +2 位作者 杨孟韬 高恺 马上 《微电子学与计算机》 2024年第5期117-126,共10页
针对高速电流舵数模转换器(Digital-to-Analog Conversion,DAC)中电流源阵列不匹配问题,提出了一种基于随机结合的分组译码动态元素匹配(Dynamic-Element Matching,DEM)结构以提升DAC的转换性能。所提结构是一种基于随机旋转(Random Rot... 针对高速电流舵数模转换器(Digital-to-Analog Conversion,DAC)中电流源阵列不匹配问题,提出了一种基于随机结合的分组译码动态元素匹配(Dynamic-Element Matching,DEM)结构以提升DAC的转换性能。所提结构是一种基于随机旋转(Random Rotation-based Binary-weighted Selection,RRBS)的改进结构。该结构首先将输入数据分成高位数据与低位数据,接着将低位数据经过RRBS结构处理所得的结果逐位与高位数据结合进行第二次处理并得到最终输出。该结构在输入数据为3位与输入数据大于3位这两种情况下存在差异。使用MATLAB对提出结构的无杂散动态范围(Spurious Free Dynamic Range,SFDR)进行了仿真。首先给出该结构在不同分段方式与不同误差情况下的SFDR对比图,接着将不同DEM结构在不同误差下进行对比,最后对该结构在不同输入频率与误差的情况进行仿真对比。同时,给出了该结构在tsmc65工艺下的综合结果。在相同的系统周期下,该结构所占用的面积相比于RRBS结构的更小。通过仿真与综合结果可以看出,提出的DEM结构电路减小了电路面积;相比于未使用DEM的14位DAC,本结构可以使SFDR提高15 dB以上。 展开更多
关键词 数模转换器 无杂散动态范围 动态元件匹配 电流控制 二进制加权
下载PDF
基于ATE的模拟视频转换器测试方法
9
作者 蒋逸飞 魏军 《中国集成电路》 2024年第8期72-75,共4页
本文针对复杂的模拟视频转换器,提出了一种直接采集输出端模拟信号来进行功能判定和电参数测试的测试方法,使用ATE测试机采集输出波形并进行数据处理。该方法解决了模拟视频转换器在生产测试过程中可靠性低的问题,提高了测试效率,降低... 本文针对复杂的模拟视频转换器,提出了一种直接采集输出端模拟信号来进行功能判定和电参数测试的测试方法,使用ATE测试机采集输出波形并进行数据处理。该方法解决了模拟视频转换器在生产测试过程中可靠性低的问题,提高了测试效率,降低了人工测试成本。 展开更多
关键词 模拟视频转换器 测试方法 模拟信号 ATE测试
下载PDF
高精度模拟式温湿度传感器设计 被引量:1
10
作者 孙辉 沈兆坤 +2 位作者 刘明强 胡洪林 黄运川 《机电技术》 2024年第1期74-78,共5页
为设计高精度模拟式温湿度传感器,本设计采用宽电压策略,使用XTR111作为电压-电流转换器和电源模块,为传感器供电的同时输出4~20 mA电流信号;使用温湿度数据采集器件GXHT35采集温湿度数据,数模转换器采用双通道16位分辨率的DAC8552,保... 为设计高精度模拟式温湿度传感器,本设计采用宽电压策略,使用XTR111作为电压-电流转换器和电源模块,为传感器供电的同时输出4~20 mA电流信号;使用温湿度数据采集器件GXHT35采集温湿度数据,数模转换器采用双通道16位分辨率的DAC8552,保证精度前提下还原输出温湿度数据。整个过程是主控芯片将采集的温湿度数据通过DAC8552转换为模拟电压,再基于XTR111设计精密电压-电流转换电路,最终实现4~20 mA电流的稳定输出;并使用YFT-125AH高低温交变试验箱和F8845A数字万用表验证其数据准确性及可靠性。 展开更多
关键词 4~20 mA模拟信号 XTR111转换电路 数模转换器 GXHT35采集器件
下载PDF
Performance Analysis of ZF and RZF in Low-Resolution ADC/DAC Massive MIMO Systems
11
作者 Talha Younas Shen Jin +4 位作者 Muluneh Mekonnen Gao Mingliang Saqib Saleem Sohaib Tahir Mahrukh Liaqat 《China Communications》 SCIE CSCD 2024年第8期115-126,共12页
Large number of antennas and higher bandwidth usage in massive multiple-input-multipleoutput(MIMO)systems create immense burden on receiver in terms of higher power consumption.The power consumption at the receiver ra... Large number of antennas and higher bandwidth usage in massive multiple-input-multipleoutput(MIMO)systems create immense burden on receiver in terms of higher power consumption.The power consumption at the receiver radio frequency(RF)circuits can be significantly reduced by the application of analog-to-digital converter(ADC)of low resolution.In this paper we investigate bandwidth efficiency(BE)of massive MIMO with perfect channel state information(CSI)by applying low resolution ADCs with Rician fadings.We start our analysis by deriving the additive quantization noise model,which helps to understand the effects of ADC resolution on BE by keeping the power constraint at the receiver in radar.We also investigate deeply the effects of using higher bit rates and the number of BS antennas on bandwidth efficiency(BE)of the system.We emphasize that good bandwidth efficiency can be achieved by even using low resolution ADC by using regularized zero-forcing(RZF)combining algorithm.We also provide a generic analysis of energy efficiency(EE)with different options of bits by calculating the energy efficiencies(EE)using the achievable rates.We emphasize that satisfactory BE can be achieved by even using low-resolution ADC/DAC in massive MIMO. 展开更多
关键词 low-bit analog-digital converter massive(multiple-input-multiple-output)MIMO minimum mean square error(MMSE) regularized zero forcing zero forcing
下载PDF
超高速数据采集及分析平台的设计与验证
12
作者 张续莹 刘漾 +8 位作者 彭祖国 徐德凯 伍江雄 魏亚峰 陈超 王聪 温显超 王健安 俞宙 《微电子学》 CAS 北大核心 2024年第2期323-329,共7页
设计并实现了超高速数据采集及分析平台,由FPGA数据采集激励板卡、测试分析软件和PC机构成,该系统用于JESD204C接口协议的模数转换器(ADC)和数模转换器(DAC)的测试分析。从元器件选型、PCB设计与仿真、激励和软件测试三个方面进行平台... 设计并实现了超高速数据采集及分析平台,由FPGA数据采集激励板卡、测试分析软件和PC机构成,该系统用于JESD204C接口协议的模数转换器(ADC)和数模转换器(DAC)的测试分析。从元器件选型、PCB设计与仿真、激励和软件测试三个方面进行平台的搭建,以保证平台能够在JESD204C协议的传输速率下稳定运行。基于该平台对一款6 GSPS双通道16位ADC和12 GSPS四通道16位DAC芯片进行动态性能测试,测试结果显示,ADC的SNR为56.3 dBFS,DAC的SFDR为65.5 dBFS,性能指标与手册值接近,表明该数据采集平台的功能与性能得到验证,可推广至JESD204C接口协议的其他芯片的测试,具备一定的通用性。 展开更多
关键词 采集激励板卡 JESD204C 模数转换器 数模转换器 测试与应用
下载PDF
应用于24G雷达芯片系统的12 bit 50 MS/s SAR ADC
13
作者 张鸣 陈磊 +1 位作者 郑喜鹏 郝建娇 《电子设计工程》 2024年第12期65-70,共6页
针对24G雷达芯片的设计需要,设计了一款12 bit、采样率为50 MS/s的逐次逼近型模数转换器(SARADC)。整体架构采用全差分形式,采用改进型的分裂式电容阵列,提高CDAC的建立速度。同时,采用二进制重组权重的冗余校正算法,进一步提高系统线... 针对24G雷达芯片的设计需要,设计了一款12 bit、采样率为50 MS/s的逐次逼近型模数转换器(SARADC)。整体架构采用全差分形式,采用改进型的分裂式电容阵列,提高CDAC的建立速度。同时,采用二进制重组权重的冗余校正算法,进一步提高系统线性度。利用优化的Strong-arm比较器结构,与异步时序配合,提高ADC的工作速度。电路采用SMIC 40 nmCMOS工艺进行设计,后仿真结果表明,在电源电压为1.1 V,采样率为50 MS/s下,输入信号频率约为5 MHz的正弦信号,无杂散动态范围为80.6 dBc,信噪失真比为71.5 dB,有效位数能够达到11.58 bit。 展开更多
关键词 逐次逼近型模数转换器 分裂式电容阵列 二进制重组权重 冗余 异步时序
下载PDF
应用于SAR ADC的低压瞬态强化LDO
14
作者 林首全 陈磊 《电子设计工程》 2024年第17期83-87,共5页
为提升采样频率为2 MHz的12 bits ADC的性能,在TSMC40 nm工艺中设计了一种用于提供基准电压的瞬态强化低压差稳压器(LDO)。误差放大器采用附加动态偏置的折叠共源共栅放大器结构,用于在大负载时加大带宽,提升增益。瞬态强化电路,使用微... 为提升采样频率为2 MHz的12 bits ADC的性能,在TSMC40 nm工艺中设计了一种用于提供基准电压的瞬态强化低压差稳压器(LDO)。误差放大器采用附加动态偏置的折叠共源共栅放大器结构,用于在大负载时加大带宽,提升增益。瞬态强化电路,使用微分器加推挽放大器的组合向功率管栅极提供快速抽灌电流,同时兼具频率补偿功能,节省补偿电容面积。再附加一个比较器控制的电流镜电路,直接调控输出电压的过冲值。加快瞬态期间大信号恢复过程。该LDO基于TSMC40 nm工艺,结果表明,在50 pF负载电容,1.1 V电源电压下,该LDO可以稳定驱动0到25 mA的负载,瞬态输出电压峰峰值在60 mV以内,整体功耗112μA。 展开更多
关键词 快速响应LDO 瞬态增强 动态偏置 过冲抑制
下载PDF
应用于5.8 GHz雷达中的12 bit SAR ADC
15
作者 郑喜鹏 陈磊 +1 位作者 伍振环 邢蕾 《电子设计工程》 2024年第13期93-98,共6页
为满足5.8 GHz雷达系统的需要,在HLMC55LP工艺中设计了一款12 bit SAR ADC,ADC的采样率为500 kHz/250 kHz两档可调,采用单调电容开关时序,且在电容阵列的高位部分加上2个冗余位设计,该冗余位对高位的CDAC建立误差,比较器误差都有一定的... 为满足5.8 GHz雷达系统的需要,在HLMC55LP工艺中设计了一款12 bit SAR ADC,ADC的采样率为500 kHz/250 kHz两档可调,采用单调电容开关时序,且在电容阵列的高位部分加上2个冗余位设计,该冗余位对高位的CDAC建立误差,比较器误差都有一定的容忍能力,可以带来ADC性能上的提升。系统采用上极板采样,可以在采样周期结束的瞬间就开始逐位比较过程,省去了采用底极板采样第一拍CDAC建立的过程,提高了转换速度,相对于底极板采样也节省了一定的开关功耗。后仿结果表明,模拟输入20 kHz差分中频信号,在500 kHz采样频率,3.3 V电源电压下,ADC的有效位数为11.56 bit,SNR为71.04 dB,SFDR为80.37 dBc,功耗约为2 mW。 展开更多
关键词 逐次逼近型模数转换器 上极板采样 冗余结构 单调电容开关时序
下载PDF
基于自适应滤波的TIADC校准技术研究
16
作者 宋立文 潘大为 《哈尔滨商业大学学报(自然科学版)》 CAS 2024年第3期281-287,306,共8页
针对失调失配、增益失配和采样时间失配这三种失配,对TIADC的校准方法进行探究.依据已有的两通道TIADC低通滤波校准方法,将其扩展到了4通道,依据提出的拓展思路,可以将此方法拓展到更高的通道.另外,为了实现对频率的判别,提出了一种新... 针对失调失配、增益失配和采样时间失配这三种失配,对TIADC的校准方法进行探究.依据已有的两通道TIADC低通滤波校准方法,将其扩展到了4通道,依据提出的拓展思路,可以将此方法拓展到更高的通道.另外,为了实现对频率的判别,提出了一种新的频率判别方法,可有效实现频率范围的判别.校准方法经仿真证明,在采样率为2 GHz的4通道TIADC中,使用不同的输入频率进行验证,经校准后,无杂散动态范围提升均在40 dB以上,校准效果明显.相对于目前的校准算法,该算法复杂度低,结构简单. 展开更多
关键词 时间交织模数转换器 失配误差 自适应校准 LMS 低通滤波 频率判别 过零检测
下载PDF
高速折叠内插ADC数模混合电路信号增强系统
17
作者 杨忙 薛文龙 《电子制作》 2024年第7期97-100,共4页
传统的电路信号增强系统中在数模转换中,转换精度较低,导致传输信号质量较低。针对上述问题,设计高速折叠内插ADC数模混合电路信号增强系统。在进行系统设计时,首先进行系统硬件设计,以确保系统的稳定性和高效性。接着进行系统软件设计... 传统的电路信号增强系统中在数模转换中,转换精度较低,导致传输信号质量较低。针对上述问题,设计高速折叠内插ADC数模混合电路信号增强系统。在进行系统设计时,首先进行系统硬件设计,以确保系统的稳定性和高效性。接着进行系统软件设计,进行ADC参数测试,以确保模拟信号能够被正确地转换为数字信号。建立数模混合测试通道,以验证数字信号和模拟信号之间的传输和转换是否顺畅。优化数模转换器算法,以提高转换精度。通过增强电路信号来确保信号的稳定性。最后,系统测试证明该信号增强系统传输信号质量较高,能够稳定输出。 展开更多
关键词 ADC 数模混合 测试通道 信号增强
下载PDF
一种6倍无源增益低OSR低功耗的二阶NS SAR ADC
18
作者 黄子琪 徐卫林 +2 位作者 韦保林 韦雪明 李海鸥 《微电子学》 CAS 北大核心 2024年第2期177-182,共6页
针对一阶噪声整形(NS)往往需要增加功耗而以较高的过采样比(OSR)来实现较高的有效位数(ENOB),提出了一种低OSR、低功耗的二阶无源NS SAR ADC。该无源NS模块较高的无源增益可以更好地抑制比较器的噪声;其残差电压是通过开关MOS阵列复用... 针对一阶噪声整形(NS)往往需要增加功耗而以较高的过采样比(OSR)来实现较高的有效位数(ENOB),提出了一种低OSR、低功耗的二阶无源NS SAR ADC。该无源NS模块较高的无源增益可以更好地抑制比较器的噪声;其残差电压是通过开关MOS阵列复用积分电容实现采样,从而无需额外的残差采样电容,避免了残差采样电容清零和残差采样时kT/C噪声的产生,因此减小了总的kT/C噪声。180 nm CMOS工艺仿真结果表明,在不使用数字校准的情况下,所设计的10位二阶无源NS SAR ADC电路以100 kS/s的采样率和5的OSR,实现了13.5位ENOB,电路功耗仅为6.98μW。 展开更多
关键词 逐次逼近模数转换器 无源噪声整形 低功耗 低过采样比 残差电压
下载PDF
基于DWA 算法的DAC 芯片译码电路设计
19
作者 陈彬彬 蓝浩宇 +1 位作者 程振辉 曾智勇 《电子制作》 2024年第2期8-11,共4页
本文主要讲述了基于DWA算法的DAC芯片译码电路的设计过程,给出了具体的设计思路。在设计过程中,使用温度计码来降低数字码切换瞬间输出的模拟信号产生的噪声,使用DWA算法来避免将较大的工艺匹配误差带入到输出的模拟信号中,本设计可以... 本文主要讲述了基于DWA算法的DAC芯片译码电路的设计过程,给出了具体的设计思路。在设计过程中,使用温度计码来降低数字码切换瞬间输出的模拟信号产生的噪声,使用DWA算法来避免将较大的工艺匹配误差带入到输出的模拟信号中,本设计可以用于解决由于工艺误差所导致的电流源失配的问题。本文以5位输入信号的DAC芯片开关控制信号生成电路为例,利用ModelSim和Quartus II软件对代码进行了仿真,验证了设计思路的实现效果,基本判断设计方案可行。 展开更多
关键词 DWA算法 温度计码 DAC芯片译码电路
下载PDF
一种基于分段电阻的低功耗电流舵DAC
20
作者 刘照 赵俊杰 +3 位作者 钟国强 徐宁 杨吉城 常玉春 《微电子学》 CAS 北大核心 2024年第2期171-176,共6页
基于SMIC 180 nm标准CMOS工艺,设计了一款面积仅为320μm×150μm的10 bit分段式电流舵数模转换器(DAC)。该设计采用“5+5”式分段,通过电阻实现高位子DAC的量化阶梯,从而减小高位子DAC所需电流。与原始的电阻量化结构相比,改变电... 基于SMIC 180 nm标准CMOS工艺,设计了一款面积仅为320μm×150μm的10 bit分段式电流舵数模转换器(DAC)。该设计采用“5+5”式分段,通过电阻实现高位子DAC的量化阶梯,从而减小高位子DAC所需电流。与原始的电阻量化结构相比,改变电流流向,节约了一半的电流源数量。同时通过校准电阻的方式,有效校准了结构中存在的特殊非理想特性。仿真验证结果表明,本分段电流舵DAC微分非线性(DNL)和积分非线性(INL)最大值分别为0.09 LSB和0.34 LSB,无散杂动态范围为64.52 dB,功耗为8.58 mW。与传统结构相比,该结构面积减小约80%,有效减小分段式电流舵DAC的功耗以及面积。 展开更多
关键词 分段式 电流舵DAC 低功耗 校准
下载PDF
上一页 1 2 238 下一页 到第
使用帮助 返回顶部