一种支持SoC数字电路老化及寿命的评估方法

使用Spice可靠性仿真技术和高温稳态寿命(HTOL)实验相结合的方法,研究不同的MOSFET器件组成的环振电路在持续翻转状态下,不同应力时间和应力电压对其寿命退化的影响。依据仿真结果和Power-Law模型建立数字电路的寿命预测理论模型。通过HTOL实验验证模型的准确性。结果表明,随着时间的增加,器件的寿命退化率逐渐增加,且随着时间的推移,寿命的变化率越来越小。随着应力电压的增加,器件的寿命退化率更快趋向于稳定。器件退化符合R-D模型,仿真结果与试验结果高度,进一步证实了本模型对SoC数字电路寿命预测的准确性。通过这种组合仿真和实验的方法,可以更加准确地评估数字电路的寿命,为芯片制造过程中的可靠性设计提供参考。

基于Sepic和Flyback混合拓扑的辅助电源设计

分析了Sepic和Flyback拓扑结构,根据DC/DC模块电源对辅助电源的需求,提出了Sepic和Flyback混合拓扑的辅助电源,能够输出多路不同幅值电压,并且可以实现各路输出电压之间的隔离。利用状态空间平均法建立了Sepic拓扑的小信号模型,设计了电压和电流双环控制的补偿器,并用Matlab仿真软件进行了分析。该辅助电源应用于一款非隔离的宽范围输入且输出可调的DC/DC模块电源,实现了三路互相隔离的12 V输出电压,一路非隔离的6 V输出电压,输出电压波形稳定,能够满足隔离悬浮供电,也能满足不同芯片对电压范围的要求。

倒装焊芯片封装微通孔的一种失效机理及其优化方法

随着晶圆工艺节点的发展,封装集成度越来越高,封装有机基板的线宽和线距逐步减少,微通孔的数量增加,微通孔的孔径减少。球栅阵列(BGA)封装有机基板的微通孔失效一直是影响高性能和高密度芯片封装可靠性的主要问题。针对有机基板微通孔失效的问题,通过温度循环可靠性试验、有限元分析方法、聚焦离子束、扫描电子显微镜以及能谱仪等表征手段,系统研究了-65℃~150℃与-55℃~125℃500次温度循环加载条件下倒装焊的失效模式。结果表明,在-65℃~150℃温度循环条件下,有机基板微通孔由温度循环疲劳应力而产生微通孔分层,仿真表明-65℃~150℃下基板平均等效应力增加约8 MPa;通过改善散热盖结构,等效应力降低了21.4%,且能通过-65℃~150℃500次温度循环的可靠性验证,满足高可靠性的要求。

金凸点热超声倒装焊工艺研究

系统地研究了金凸点热超声倒装焊工艺参数,结果表明:焊接压力越大,芯片剪切强度越大,其随着焊接压力的提高而升高。压力不足会导致凸点形变量不足,与基板接触程度不足,压力过大会造成凸点严重变形,凸点已完全平坦化,沿四周过度扩展,焊接压力约为35~45 g/球比较合理;超声功率在40%及以上,剪切力趋于平缓,根据试验结果,使用的超声功率应该从“剪切力/超声功率”曲线的“上坡段”选取,约40%比较合理;随着焊接时间的延长,剪切力先增大,后逐渐减小,对焊接时间而言,过长的超声时间是无效的,反而会使本来已实现焊接的界面反复摩擦和塑性形变而损伤,结合强度降低,合理的焊接时间为1 s左右。经试验考察,当前的焊接工艺参数,在经历长寿命,以及比较严苛的温度应力之后,具有较好的可靠性。

一种基于频差自校准的高精度RC振荡器

提出了一种基于频差自校准的高精度RC振荡器。通过对PTAT高频环形振荡器时钟计数,得到RC振荡器和参考时钟的计数偏差。数字自校准电路通过电阻阵列校准参考电压,减小计数偏差,进而得到稳定的振荡频率。参考时钟仅在工作前校准,实际工作中不需要额外的参考时钟。该RC振荡器采用CSMC 0.18μm工艺,工作电压为1.8 V。仿真结果表明,该电路可以产生2 MHz的稳定振荡频率,整个系统的功耗为48.4μW,启动时间小于15μs。在-40~125℃温度范围内,振荡频率变化率小于±0.2%。在1.70~1.98 V供电电压范围内,振荡频率变化率小于±0.25%/V。

一种高速A/D转换器时域重构技术研究

A/D转换器在航空航天系统中的重要元器件,随着器件转换时钟频率不断提高而其工作环境不断恶化,如何准确测试其时间参数对于全面评价A/D转换器性能特别重要。目前对于高速A/D转换器时间参数测试,主流方法是通过示波器直接测试其输出,该方法对于示波器采样速度要求比较高。文章提出一种高速A/D转换器时域重构技术,可以通过计算机数字信号处理方法来实现高速A/D转换器时间参数测试,同时避免对示波器采样速度的依赖。同时,在研究高速A/D转换器时域重构技术方法及其应用的基础上,通过了相关试验验证。

一种注入增强型快速SOI-LIGBT新结构研究

薄顶层硅SOI(Silicon on Insulator)横向绝缘栅双极型晶体管(Lateral Insulated-Gate Bipolar Transistor, LIGBT)的正向饱和电压较高,引入旨在减小关断态拖尾电流的集电极短路结构后,正向饱和电压进一步增大。提出了一种注入增强型(Injection Enhancement, IE)快速LIGBT新结构器件(F-IE-LIGBT),并对其工作机理进行了理论分析和模拟仿真验证。该新结构F-IE-LIGBT器件整体构建在薄顶层硅SOI衬底材料上,其集电极采用注入增强结构和电势控制结构设计。器件及电路联合模拟仿真说明:新结构F-IE-LIGBT器件在获得较小正向饱和电压的同时,减小了关断拖尾电流,实现了快速关断特性。新结构F-IE-LIGBT器件非常适用于SOI基高压功率集成电路。

基于悬浮电源动态放大器的Delta-Sigma调制器

采用SMIC 180 nm CMOS工艺,设计了一款低功耗3阶3 bit Delta-Sigma调制器(DSM)。该调制器工作于半周期相位,积分器采用共源共栅型悬浮电源动态放大器(FIA)结构,该结构能够有效降低电路功耗,通过使用多位量化器提高信噪比,并采用数据加权平均(DWA)技术抑制调制回路中因匹配单元误差引起的非线性失真。调制器工作于2.5 MHz,信号带宽20 kHz,仿真得到,在1.2 V的电源电压下功耗为113μW,SNR/SNDR为98.77/98 dB。

一种基于局部间断Galerkin方法的IC互连线电容提取策略

求解椭圆方程的局部间断Galerkin(LDG)方法具有精度高、并行效率高的优点,且能适用于各种网格。文章提出采用LDG方法来求解IC版图中电势分布函数满足的Laplace方程,从而给出了一个提取互连线电容的新方法。该问题的求解区域需要在矩形区域内部去掉数量不等的导体区域,在这种特殊的计算区域上,通过数值测试验证了LDG方法能达到理论的收敛阶。随着芯片制造工艺的发展,导体尺寸和间距也越来越小,给数值模拟带来新的问题。文章采用倍增网格剖分方法,大幅减小了计算单元数。对包含不同数量和形状导体的七个电路版图,用新方法提取互连线电容,得到的结果与商业工具给出的结果非常接近,表明了新方法的有效性。

基于等效阻抗渐变变压器的宽带压控振荡器

设计了一种基于65 nm CMOS工艺的毫米波宽带压控振荡器(VCO)。分析了应用于宽带VCO的宽带化技术。针对高频相位噪声性能恶化这一问题,提出并设计了一种等效阻抗渐变变压器,以优化VCO高频段相位噪声。该压控振荡器输出信号频率为20.4~40.2 GHz,覆盖24~26 GHz、38~39 GHz两个5G毫米波通信频段。全频带内,相位噪声小于-102 dBc/Hz,品质因子大于180.9 dBc/Hz。

基于SiC MOSFET的抗辐射电源性能研究

随着我国航天事业的蓬勃发展,以SiC等为代表的宽禁带导体的抗辐射能力成为当前国内外研究的热点。目前的大部分针对器件级单粒子烧毁、漏电流增加、阈值电压漂移等的研究和试验均在施加静态偏置条件下开展。本文首先针对SiC MOSFET开展器件级辐照效应研究,分析其单粒子辐照安全工作区间。在此基础上,本文进一步设计了抗辐射电源电路作为试验载体,验证SiC MOSFET在电源实际工况下的电、热、抗辐射性能。

一种双靶磁控溅射制备的Mg掺杂的NiO薄膜

采用磁控溅射“共溅射”方法,将Ar气作为溅射气体,高纯NiO和MgO双陶瓷靶作为溅射靶材。当控制NiO和MgO靶的溅射功率分别为190 W和580 W,溅射真空度为2 Pa,衬底温度为300℃时,得到了Mg掺杂的NiO(Ni_(0.61)Mg_(0.39)O)薄膜。该薄膜是一种具有(200)择优取向的晶态薄膜。薄膜表面比较平整,晶粒分布致密,晶粒尺寸约46.9 nm。(200)衍射峰位置相对未掺杂的NiO薄膜向小角度偏移约0.2°。合金薄膜在可见光波段具有较大的透过率,而在300 nm附近透过率陡然下降,其光学带隙向高能方向移动到了3.95 eV。该研究为采用磁控溅射制备高质量的Mg掺杂的NiO薄膜提供了技术支撑。

基于硅基载板微系统封装的散热结构研究

基于硅基载板与芯片之间有良好的热膨胀系数匹配性能和硅通孔(TSV)有高密度的互联技术特性,硅基载板广泛应用于高集成度、高可靠微系统封装。然而射频链路中存在较大的发热,可能导致芯片高温时无法正常工作,同时在封装内部产生较大的热应力,可能引起分层、互联失效等可靠性问题,因此硅基载板封装系统的散热设计至关重要。文章以典型硅基载板封装为例,采用数值仿真方法,研究A型(PCB板)、B型(PCB+铜板)和C型(PCB+铜板+散热翅片)3种散热结构和不同对流工况对封装内部芯片散热的影响,并与原始封装散热效果作对比。研究结果表明,改变外流场速度从而增大封装与外流场的换热系数、增大封装散热面积、提高封装的导热系数均可改善硅基封装的散热效率;最佳散热结构和工况为强迫对流工况下的C型结构。

一种基于斩波拓扑的高精度RC振荡器

设计了一种采用0.18μm CMOS工艺制作的基于斩波拓扑的高精度RC振荡器。该结构对比较器失调有较好的抑制效果,并补偿了比较器传输延时对输出时钟频率的影响,达到了较好的温度特性。同时使用LDO对振荡器的主体电路供电,有效抑制了电源电压波动对输出频率的影响。另外该振荡器使用电容修调网络,减小了工艺漂移对中心频率的影响。仿真结果表明,所设计的振荡器在不同工艺角下均可以通过修调将频率校准至典型值2 MHz。在-40~125℃的温度范围内,输出频率的波动仅为0.87%。在3~6 V的电源电压范围,输出频率的波动仅为0.21%。与同类型的片上RC振荡器相比,该电路对温度、电源电压和工艺的漂移有更好的抑制作用。

一种带曲率补偿的低功耗带隙基准设计

为了改善传统带隙基准中运放输入失调影响电压精度和无运放带隙基准电源抑制差的问题,设计了一款基于0.35μm BCD工艺的自偏置无运放带隙基准电路。提出的带隙基准源区别于传统运放箝位,通过负反馈网络输出稳定的基准电压,使其不再受运算放大器输入失调电压的影响;在负反馈环路与共源共栅电流镜的共同作用下,增强了输出基准的抗干扰能力,使得电源抑制能力得到了保证;同时采用指数曲率补偿技术,使得所设计的带隙基准源在宽电压范围内有良好的温度特性;且采用自偏置的方式,降低了静态电流。仿真结果表明,在5 V电源电压下,输出带隙基准电压为1.271 V,在-40~150℃工作温度范围内,温度系数为5.46×10^(-6)/℃,电源抑制比为-87 dB@DC,静态电流仅为2.3μA。该设计尤其适用于低功耗电源管理芯片。

一种针对Virtex-7加密位流的侧信道分析方法

随着FPGA在商业、国防等领域的广泛应用,出现了很多针对FPGA的攻击方法,电路安全性面临着极大挑战。为了进一步研究FPGA的安全机制,文章介绍了一种新的侧信道分析(SCA)方法,并首次在Xilinx Virtex-7芯片上分析了加密位流在加载过程中存在的安全漏洞。相比之前的攻击目标,Virtex-7芯片规模更大,采集的信号信噪比更低,攻击难度更大。之前的研究使用的是SASEBO或SAKURA这类专为SCA设计的测试板,而该文的分析是第一个在Xilinx官方评估板上进行的实例,由于官方评估板不是针对侧信道信号采集设计的电路板,因此需要经过处理才能获得足够的信噪比。使用电磁辐射作为侧信道测量值,在80万条电磁曲线内就能够获得一组密钥。通过密钥解密,得到明文位流,攻击者就能够对FPGA进行逆向分析、克隆等操作,从而影响FPGA的安全。

一种针对FPGA位流的自动化故障注入分析方法

理论上通过篡改FPGA位流,利用其实现的密码算法的错误输出可以分析出密钥,但这种攻击通常需要非常了解目标FPGA的内部结构与位流的对应关系。而位流逆向的难度很大,导致此类攻击的实用性不高。文章提出一种针对FPGA位流的自动化故障注入分析方法,不需要逆向位流,结合张帆等人提出的持久性故障分析理论,把因篡改算法常量导致的出错结果作为可利用的故障。并首次在Xilinx-7系列FPGA开发板上利用Spider进行电压故障注入实验,480条错误密文就可以得到AES-128的密钥,且在10 min内可以完成数据的采集和分析。对于加密位流的情况,可以先利用电磁侧信道分析方法得到明文位流,再结合该文的分析方法来进行密钥破解。

0.18μm PDSOI MOSFET高温模型研究

针对目前业界主流伯克利短沟道绝缘栅场效应晶体管模型绝缘体上硅(Berkeley Short-Channel Insulated Gate Field Effect Transistor Model Silicon-On-Insulator,BSIMSOI)模型无法满足高温集成电路仿真需求的问题,开展了绝缘体上硅(Silicon-On-Insulator,SOI)金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)器件高温模型研究。提出了一种应用于部分耗尽型绝缘体上硅(Partially Depleted Silicon-On-Insulator,PDSOI)器件高温漏电的建模方法,通过引入亚阈值漏电参数的温度关系模型,对现有BSIMSOI模型进行优化,获得了适用于250℃的PDSOI MOSFET高温模型。然后利用0.18μm PDSOI MOSFET进行高温模型的参数提取与验证,模型仿真数据与测试数据拟合良好,尤其是漏电流误差减小到5%以内,大大提高了器件模型高温下的仿真精度。

面向神经形态感知的人工脉冲神经元的研究进展

近年来,随着人工智能技术和脉冲神经网络(SNN)的迅猛发展,人工脉冲神经元的研究逐渐兴起。人工脉冲神经元的研究对于开发具有人类智能水平的机器人、实现自主学习和自适应控制等领域具有重要的应用前景。传统的电子器件由于缺乏神经元的非线性特性,需要复杂的电路结构和大量的器件才能模拟简单的生物神经元功能,同时功耗也较高。因此,最近研究者们借鉴生物神经元的工作机制,提出了多种基于忆阻器等新型器件的人工脉冲神经元方案。这些方案具有功耗低、结构简单、制备工艺成熟等优点,并且在模拟生物神经元的多种功能等方面取得了显著进展。文章将从人工脉冲神经元的基本原理出发,综述和分析目前已有的各种实现方案。具体来说,将分别介绍基于传统电子器件和基于新型器件的人工脉冲神经元的实现方案,并对其优缺点进行比较。此外,还将介绍不同类型的人工脉冲神经元在实现触觉、视觉、嗅觉、味觉、听觉和温度等神经形态感知方面的应用,并对未来的发展进行展望。希望能够为人工脉冲神经元的研究和应用提供有益的参考和启示。

一种6倍无源增益低OSR低功耗的二阶NS SAR ADC

针对一阶噪声整形(NS)往往需要增加功耗而以较高的过采样比(OSR)来实现较高的有效位数(ENOB),提出了一种低OSR、低功耗的二阶无源NS SAR ADC。该无源NS模块较高的无源增益可以更好地抑制比较器的噪声;其残差电压是通过开关MOS阵列复用积分电容实现采样,从而无需额外的残差采样电容,避免了残差采样电容清零和残差采样时kT/C噪声的产生,因此减小了总的kT/C噪声。180 nm CMOS工艺仿真结果表明,在不使用数字校准的情况下,所设计的10位二阶无源NS SAR ADC电路以100 kS/s的采样率和5的OSR,实现了13.5位ENOB,电路功耗仅为6.98μW。