有机封装基板标准化工作现状及发展思考

随着我国集成电路产业的发展,作为集成电路封装重要零部件的一种特殊印制电路板(PCB)——有机封装基板呈现出高速增长的态势,相应的标准化需求日渐显现。回顾了过去我国PCB领域标准化的方针,分析了工作方针调整的必要性。在梳理和总结有机封装基板产业发展关键点的基础上,提出了有机封装基板标准化工作新的发展思路,指出了基于客户联系、产品良率控制和原材料研制等方面的标准化工作重点任务。针对其发展趋势,聚焦嵌入式基板这个未来可能给整个有机封装基板产业链带来重组的着力点,提出了我国在这一产业变革中未来标准化工作的思路和任务。

人工智能芯片先进封装技术

随着人工智能(AI)和集成电路的飞速发展,人工智能芯片逐渐成为全球科技竞争的焦点。在后摩尔时代,AI芯片的算力提升和功耗降低越来越依靠具有硅通孔、微凸点、异构集成、Chiplet等技术特点的先进封装技术。从AI芯片的分类与特点出发,对国内外典型先进封装技术进行分类与总结,在此基础上,对先进封装结构可靠性以及封装散热等方面面临的挑战进行总结并提出相应解决措施。面向AI应用,对先进封装技术的未来发展进行展望。

基于能量最小化的CCGA焊点形态仿真研究

为了确定某陶瓷柱栅阵列(CCGA)器件实现高焊接可靠性时的工艺参数组合范围,并研究焊点形态随不同参数变化的规律,以钎料润湿角、钎料体积以及焊柱偏移量作为关键变量因素,利用基于能量最小化原理的Surface Evolver软件,计算了不同因素水平组合下的实际焊点形态,并对参数化建模过程进行了详细介绍。通过对比形态结果与焊点可接收标准,寻找能够产生合格焊点的参量范围,为实际焊点微连接生产工艺提供合理的工艺指导。

PBGA焊点形态对疲劳寿命的影响

通过Surface Evolver软件预测了塑料球栅阵列(PBGA)焊点形态,将焊点形态结果导入Ansys软件中进行-55~125℃热循环仿真实验,通过Coffin-Masson模型预测焊点寿命。选取焊点钎料量、焊点高度、下焊盘直径作为影响焊点寿命的主要因素进行了3因素3水平正交实验,通过均值响应分析得到了影响凸点寿命的最敏感因素及最优形态尺寸组合。结果表明对焊点寿命影响最大的因素为下焊盘半径,其次是钎料量,最后是焊点高度,且上下等大的焊盘具有较好的可靠性。

基于SECS/GEM协议的芯片烘箱设备智能故障诊断算法设计

针对芯片烘箱设备故障排查困难,提出了一种改进型贝叶斯网络故障诊断算法。利用SECS/GEM通信协议从设备端获取故障报警数据,建立芯片烘箱设备故障树。将故障树映射为贝叶斯网络,通过对贝叶斯网络反向推理计算得到可用于指导维修工作的诊断决策树。将历史故障样本数据代入算法模型中进行验证分析,验证结果表明,按照诊断决策树进行故障诊断能够将诊断误差率控制在5%左右,满足企业用户要求,具有较高的应用价值。

集成硅基转接板的PDN供电分析

集成硅转接板的2.5D/3D封装是实现Chiplet技术的重要封装方案。总结了传统电源分配网络(PDN)的供电机理,分析了先进封装下PDN存在的直流压降过大、路径电阻大等电源完整性问题,介绍了针对硅基转接板上PDN的等效电路建模方法,重点概述了2.5D/3D封装下PDN的建模与优化。通过将整块的大尺寸硅桥拆分为多个小硅桥、硅桥集成硅通孔(TSV)、增加TSV数量等方式减少电源噪声。最后,对比采用不同集成方案的DC-DC电源管理模块的PDN性能,结果表明,片上集成方案在交流阻抗、电源噪声以及直流压降等指标上都优于传统的基板集成方案,是3D Chiplet中具有潜力的供电方案。

回流焊工艺对SMT器件热翘曲的影响

集成电路正在向小型化、高集成度的方向发展,回流焊工艺已成为其组装过程中的关键技术。在回流焊过程中集成电路容易发生热翘曲现象。采用阴影云纹法对PBGA1296、PBGA1024器件在不同回流焊温度、升降温速率的回流焊工艺下的热翘曲进行测量,在此基础上通过建模仿真对实验结果进行分析。结果表明,采用表面贴装技术(SMT)的BGA器件的热翘曲会随着回流焊温度的升高而增大,回流焊升降温速率较快同样会导致严重的热翘曲。实验结果与仿真结果高度一致,进而验证了仿真模型的准确性和有效性。采用实验结合有限元分析的方法为改善集成电路热翘曲提供了参考。

Sn95Sb5焊料与ENIG/ENEPIG镀层焊点界面可靠性研究

研究了Sn95Sb5焊料在化学镍金(ENIG)镀层、化学镍钯浸金(ENEPIG)镀层表面形成的焊点界面微观组织形貌与剪切强度。使用Sn95Sb5焊料在FR4印制板上焊接0805片式电容,焊点在高温时效测试和温度循环过程中均表现出较高的剪切强度,焊点界面连续且完整,剪切强度下降的最大幅度不超过19.2%。Sn95Sb5焊料在ENIG镀层表面形成的焊点(Sn95Sb5/ENIG焊点)强度更高。Sn95Sb5焊料在ENEPIG镀层表面形成的焊点(Sn95Sb5/ENEPIG焊点)界面反应更为复杂,在焊点界面附近可观察到条块状的(Pd,Ni,Au) Sn4。Sn95Sb5/ENEPIG焊点界面的金属间化合物层平均厚度约为Sn95Sb5/ENIG焊点界面的2倍。

面向Chiplet集成的三维互连硅桥技术

摩尔定律的发展速度放缓和集成电路产品应用的多元化趋势,共同推动了先进封装技术的快速发展。先进互连技术是先进封装的核心,在高速、高频传输、功耗、超细节距互连以及系统集成能力等方面均展现出显著优势。硅桥技术作为Chiplet以及异构集成封装的重要解决方案,可以以较低的成本实现多芯片间的局部高密度互连,在处理器、存储器、射频器件中被广泛应用。介绍了业界主流的硅桥技术,并对硅桥技术的结构特点和关键技术进行了分析和总结。深入讨论了硅桥技术的发展趋势及挑战,为相关领域的进一步发展提供参考。

基于机器学习的芯片老化状态估计算法研究

随着芯片的集成度越来越高,其晶体管数量也越来越多,老化速度加快。由于工业应用、装备系统等领域对芯片可靠性的要求较高,因此研究估计芯片老化的方法至关重要。总结现有的芯片老化估计和预警的技术方法,将机器学习算法应用于芯片老化状态估计,实验结果表明,极端梯度提升树算法的效果较好。对现有的极端梯度提升树算法进行贝叶斯优化,寻找模型的最优参数,使用优化后的算法估计的状态值与真实值的均方误差比优化前降低了0.13~0.25,优化后的模型预测结果较为精准。

FinFET/GAAFET/CFET纳电子学的研究进展

集成电路延续摩尔定律的发展正在从鳍栅场效应晶体管(FinFET)纳电子学时代向原子水平上的埃(?魡)时代转变。综述了该转变阶段的三大创新发展热点,FinFET、环栅场效应晶体管(GAAFET)和互补场效应晶体管(CFET)纳电子学的发展历程和最新进展。在FinFET纳电子领域综述并分析了当今Si基CMOS集成电路的发展现状,包含覆盖了22 nm、14 nm、10 nm、7 nm和5 nm 5个发展代次的创新特点和3 nm技术节点的创新和应用。在GAAFET纳电子学领域综述并分析了各类GAAFET的结构创新,2 nm技术节点的关键技术突破,3 nm技术节点的多桥沟道场效应晶体管技术平台创新与应用,以及GAAFET有关工艺、器件结构、电路和材料等方面的创新。在CFET纳电子学领域综述并分析了CFET技术在器件模型、堆叠工艺、单胞电路设计和三维集成等方面的创新,展现出CFET超越2 nm技术节点的发展新态势。

多场耦合下RF组件的焊点信号完整性

随着集成电路和5G技术的迅猛发展,射频(RF)组件作为关键设备被广泛使用。RF组件需要在复杂多变的工作环境下服役,而焊点作为RF组件封装中相对脆弱的部分,其稳定性和可靠性尤为重要。介绍了焊点在多场耦合下的性能表现。RF组件焊点需要有效传输高频信号,从电气性能和信号完整性两方面对其进行概述,对多场耦合下的焊点信号完整性进行了总结,探讨了在高频条件下对焊点的机械性能和信号完整性进行综合研究和优化的必要性。

基于Anand模型的BGA封装热冲击循环分析及焊点疲劳寿命预测

BGA封装在电子元器件中的互连、信息传输等方面起着重要作用,研究封装元件的可靠性以及内部焊点在高温、高湿、高压等极限条件下的稳定性显得尤为重要。基于Anand模型分析了封装元件在热冲击下的塑性变形和应力分布,同时对不同空间位置焊点的最大应力与主要失效位置进行了对比,并运用Darveaux模型计算出焊点最危险单元的裂纹萌生、裂纹扩展速率和疲劳寿命。结果表明,在热冲击极限载荷下,封装元件的温度呈现对称分布,表面温度与内部温度差较大,约为15℃;最大变形为0.038 mm,最大变形位置为外侧镀膜处;最大应力为222.18 MPa,内部其余部分的应力值为20 MPa左右。对于内部焊点,最大应力为19.02 MPa (250 s),应力最大位置在锡球下方边缘,预估其疲劳寿命为6.29天。

大腔体陶瓷封装中平行缝焊的密封可靠性设计

随着平行缝焊腔体尺寸的增大,尤其在中温共烧陶瓷封装和薄型高温共烧陶瓷封装中,常常存在平行缝焊的密封成品率相对较低和气密性可靠性相对较差的问题。通过分析氧化铝陶瓷封装的密封失效原因,提出优化平行缝焊可伐焊框和盖板的结构设计来提升密封可靠性。以采用FC-CPGA570封装形式的某型DSP电路为例进行仿真和验证,通过降低钎焊残余热应力、增加缓冲结构、采用盖板轻量化设计,实现了很好的密封成品率及好的密封可靠性,为同类产品乃至低温共烧陶瓷封装的气密性设计、可靠性提升提供参考。

国产电容器的质量评价方法

电容器作为电路系统中广泛使用的基本元件,其质量直接影响到电路性能的发挥。面向信息领域国产化替代需求,系统研究和探讨了开展国产电容器(器件级)验证评价时可选择的质量检测和可靠性评价方法,以及可参考的通用评价准则。同时,结合实践案例,重点阐述了国产电容器在实施验证过程中和实际使用中的注意事项,为相关领域工程师开展国产电容器的可用性和可靠性评价工作提供了参考范例。

基于ENEPIG镀层的无压纳米银膏烧结失效分析

总结了在化学镍钯浸金(ENEPIG)镀层上采用纳米银膏进行无压烧结时出现的失效模式。通过分析烧结镀层的微观形貌及力学性能,确认界面污染、烧结不充分及镀层缺陷是导致烧结失效的主要原因。应特别关注镍原子向镀层表面扩散导致的烧结失效风险。为保证烧结质量的稳定性和可靠性,需要充分重视界面的洁净度,对芯片、基板的存储条件和存储寿命实施严格管控,还需要优化烧结曲线,充分考虑溶剂释出所需时间、烧结峰值温度及其停留时间、降温速率等因素。研究结果为纳米银膏的无压烧结研究提供了新的理论参考。

BCD工艺中大电流下纵向双极晶体管的电流集边效应研究

在大电流条件下,随着电流密度的增加,发射区结电流集边效应、基区电导调制效应、基区展宽效应会随之出现。基于研究单位的BCD工艺,在集成CMOS和DMOS的基础上集成功率纵向NPN双极晶体管用于输出。设计了75μm×4μm、50μm×6μm、30μm×10μm三种不同尺寸的发射极并进行TCAD仿真研究。在发射极面积相同的情况下,发射极长宽比越小,TCAD可观察到的电流集边效应越严重,最终流片并进行测试验证,得出75μm×4μm的细长结构尺寸能够提升晶体管在大电流下的放大能力,较30μm×10μm的结构提升约11.4%。

大尺寸有机基板的材料设计与封装翘曲控制

倒装芯片球栅阵列(FCBGA)基板具有尺寸大、层数多等特点,可以满足大尺寸芯片超高速运算的需求。随着芯片尺寸的增大,有机基板的翘曲问题变得更加突出,因此,需要对有机基板材料在热膨胀系数(CTE)、模量、树脂收缩率、应力控制等方面进行升级。对FCBGA基板使用的大尺寸有机基板材料进行研究,重点研究其关键性能参数,如CTE、模量和树脂收缩率等,进一步探讨了对树脂基体、无机填料和玻璃纤维布等材料的选择以及生产制造过程中的应力控制,并对大尺寸有机基板材料技术的发展趋势进行了展望。

一种高PSRR低压差线性稳压器电路

通过对低压差线性稳压器(LDO)的电源抑制比(PSRR)进行理论分析得出,功率管栅极电压与LDO输入电压的小信号比值越接近1,PSRR就越高。基于此理论,在传统LDO的基础上增加了1种新结构,将二极管连接形式的MOS管与共源共栅结构串联,使功率管栅极电压与LDO输入电压的小信号比值接近1。随后,对该结构进行了理论分析,分析结果表明相比其他的PSRR提升技术,具有该结构的LDO其PSRR不会随着负载电流的增加而发生较大变化。LDO改进前和改进后PSRR的绝对值分别为65 dB和76 dB;改进后的结构在不同的负载电流下均具有较高的PSRR。相比体驱动前馈以及增加电荷泵将电源回路与LDO主体电路隔离等PSRR提升技术,该方法仅在传统LDO上增加了3个MOS管,减小了电路的功耗和面积。

金属盖板镀层形貌对平行缝焊器件抗盐雾性能的影响

气密性封装是高可靠集成电路制造的关键技术。探讨了金属盖板表面镀层形貌对平行缝焊器件耐盐雾性能的影响。研究发现,平行缝焊后金属盖板表面出现的贯穿性裂纹是降低平行缝焊器件耐盐雾性能的关键因素。在相同封帽参数下,表面镀层为长条形晶胞的盖板封帽后出现多条贯穿性裂纹,无法通过24 h盐雾试验后气密性检测。而表面镀层为均匀大小的圆形晶胞的盖板具备更高的抗封帽裂纹能力,封帽后无贯穿性裂纹出现,且可通过48 h盐雾试验后气密性检测。