一种5阶1位∑-△调制器的设计

提出了一种稳定的 5阶 Σ- Δ调制器的设计与调试方法。电路采用 5阶级联结构 ,主要用CMOS开关电容技术实现 ,文章重点放在调制器结构的设计及几种防止系统发散和改进性能的途径上。模拟实验表明 ,经过改进的系统有较好的性能。

∑-△调制器信噪比的优化

通过对∑-△调制器线性模型的分析,提出了一种∑-△调制器信噪比的优化方法,经Matlab仿真验证表明此方法是可靠的。

用于音频过采样D/A转换器∑-△调制器设计研究

文章针对采样频率为44.1kHz的16位数字音频信号,采用CookBook方法,研究设计了用于过采样率为64倍的音频数模转换器的五阶3比特输出sigma-delta(!-")调制器。该调制器通带内信噪比(SNR)的matlab仿真实验结果达到了120dB以上,能够很好的抑制通带内噪声。该调制器设计结构采用前反馈和负反馈分支的!"型,大大降低了电路的复杂性,使硬件实现十分方便,具有重要的应用价值。

多位∑-△调制器在数据采集系统中应用

通过对过采样∑-Δ调制器的原理分析和性能仿真,表明该调制器具有良好的噪声整形特性;在对高速信号的采集过程中,多位系统比1位系统有着更大的优越性。文中应用该技术设计一个可变换采样精度的数据采集系统。

级联结构的高阶∑-△调制器

介绍了∑-△调制器的转换原理。给出调制器的动态范围与阶数,过采样等因素的关系。提出了一种2-1级联∑-△调制器,整个电路达到三阶的效果,电路稳定。同时分析了由于系数不匹配和有限增益等因素对动态范围的影响。

六阶级联∑-△调制器的行为级建模

本文基于Matlab Simulink的环境下构建了一个3级6阶(2-2-2)的开关电容∑—△调制器的行为级模型,在考虑了非理想因素(包括时钟抖动、噪声、有限增益、有限带宽、压摆率、饱和电压等)的条件下,对其特性进行分析研究。仿真结果表明:该调制器在采样速率为51MHz时,信噪比为90dB,有效位数达到14bit。

基于∑-△调制器的数据采集技术

由于传统的∑-△A/D转换器在应用中不够灵活,本文在简要介绍了∑-△转换的原理之后给出了一种新的∑-△调制器+DSP的转换系统构架,由DSP编程实现抽取滤波器操作,从而提高了应用的灵活性.

Σ-Δ调制器的非理想特性行为级建模与仿真

分析了开关电容型(SC)Σ-Δ调制器的非理想特性,主要包括采样时钟抖动、开关热噪声(kT/C噪声)、运放增益等。在建立各自噪声模型的基础上,构造了一个二阶有色噪声和一个四阶白噪声Σ-Δ调制器模型;通过仿真结果的比较,在行为级上验证了噪声模型的正确性,所建电路更为实际地描述了Σ-Δ调制器的各项参数。

一种可重构的24bitΣ-Δ调制器的设计

给出了一种仅用加法器和移位器实现的、适用于嵌入式FPGA应用的,可重构的Σ-Δ调制器设计。它能够被设置为3阶或5阶,并可支持不同字长(16-/18-/20-/24-bit)的PCM数据输入。过采样率为128时,经仿真验证在3阶和5阶的情况下最大信噪比分别可以达到110dB和150dB,精度为18bit和24bit,可以应用于CD,SACD和DVD等不同格式的音频解调中。

三阶1-1-1级联Σ-Δ调制器的设计及仿真

采用MASH结构,设计了一款三阶(1-1-1)级联Σ-Δ调制器;讨论了各个模块的增益系数,设计了数字校正电路,并运用Matlab/Simulink对调制器进行了行为级仿真。当输入信号带宽为20 kHz,过采样比为64时,仿真模型得到87.7 dB的信噪比,精度为14.28位。与其他结构的调制器相比,该调制器更加稳定,动态范围更大,可应用于处理音频信号的A/D转换器。

用于过采样Σ-ΔA/D转换器的Σ-Δ调制器

分析并讨论了过采样 Σ- Δ A/D转换器中一阶、二阶及高阶级联结构的 Σ- Δ调制器的性能特点 ,并编写 C语言程序进行行为级仿真 ,用 PSpice进行电路级仿真 ,利用 MATLAB工具对其结果进行分析。结果表明 ,Σ-Δ调制器具有噪声整形特性 ,可以提高基带内的信噪比 ,且三阶级联结构中 1 - 1 - 1结构性能最优。Σ- Δ调制器与过采样技术相结合可构成高精度、低成本的 A/D转换器。

基于∑-Δ调制器的Boost变换器的滑模变结构控制

针对常规滑模变结构控制器应用于电流连续型Boost变换器中,存在开关频率不固定等问题,提出了一种基于∑-Δ调制器的滑模变结构控制方法。该方法选定反映控制目的的滑模面后,引入指数趋近律的方法来设计滑模变结构控制器,控制器的输出经∑-Δ调制后驱动开关管;通过对控制参数的调节,可实现Boost变换器动态性能与稳态性能之间的平衡。仿真结果表明,采用所设计滑模变结构控制器的Boost变换器开关频率固定,启动性能可调,对输入电压扰动及负载大幅度突变具有较强的鲁棒性。

高阶Σ-Δ调制器的非理想特性分析与建模

文章对2-1-1级联结构的高阶Σ-ΔA/D调制器的非理想特性,包括时钟抖动、MOS开关噪声、比较器迟滞性、放大器的输入噪声、单位增益带宽和有限直流增益等,进行了分析,提出了基于Matlab的高层次建模方法。通过系统仿真确定关键的电路参数和性能指标,在较高层次指导A/D转换器的电路结构级和晶体管级设计。

∑-Δ调制器的高阶滑模设计

由于高阶滑模与传统滑模(一阶滑模)相比有更高的控制精度,把高阶滑模控制引入到∑-Δ调制器设计中来。在设计中,把高阶∑-Δ调制器看成一个带反馈的非线性动态系统,并把系统分成被控对象和控制器,然后应用高阶滑模进行控制设计。作为示例,用二阶滑模对三阶∑-Δ调制器进行了设计,仿真结果表明,基于高阶滑模控制设计的调制器信噪比高、量化误差小。

Σ-Δ调制器在SIMULINK下的噪声模型

为了满足在行为级对Σ-Δ调制器进行完整仿真的需要,提出了在SIMULINK环境下Σ-Δ调制器的噪声模型,包括采样时钟抖动、开关热噪声(kT/C噪声)、运算放大器的有限增益、有限带宽、压摆及饱和电压等非理想因素。在给出具体噪声模型的基础上,构造出二阶Σ-Δ调制器模型。通过仿真,验证了噪声模型的正确性。

一种高速高精度Σ-Δ调制器的设计

采用多位D/A转换器是Σ-Δ调制器实现高速高精度的主要手段,然而,多位D/A转换器引入非线性却是影响Σ-Δ调制器信噪比的主要因素。讨论了一种具有单位信号传递函数、动态元件匹配实现多位D/A转换器并对其引入的非线性噪声压缩整形(NSDEM)的Σ-Δ调制器结构;在此结构上进行了Σ-Δ调制器的设计方法研究。行为仿真结果验证了该结构和设计方法的可行性。

信号的低比特位数表示:一种新颖低比特位数的Σ-Δ调制器

通过设计一种新的噪声整形滤波器 ,本文提出了一种新颖的Σ -Δ调制器结构 ,可用于实现用较低比特位数的数字信号表示较高比特位数的输入信号 .该调制器与传统的Σ -Δ调制器相比 ,其输出数字信号比特位数(或动态范围 )降低了许多 .理论推导分析和仿真对比的结果表明 ,在量化噪声整形和噪声频谱上 ,该调制器的各项性能有了很大的提高 。

一种数字陀螺中Σ-ΔDAC的数字调制器设计和验证

采用单环级联分布式前馈结构(CIFF)设计并实现了一款三阶四比特量化的Σ-Δ数字调制器。噪声传递函数通过局部反馈技术进行了零点优化,并且对各系数进行CSD(Canonical Signed Digit)编码优化。系统建模仿真结果得到SNDR为120.3 d B,有效位数(ENOB)为19.7位。针对多位量化适配问题,采用数据加权平均(DWA)算法对误差进行噪声整形,以减小失配引起的非线性误差。利用增加单元DAC的方法,对DWA算法进行改进,解决了其在直流或低频周期信号下会产生杂波的问题,并对其进行系统建模与仿真。最后利用FPGA验证了IDWA-DAC系统模型的正确性,这种结构能够有效提高动态范围,满足设计要求。

一种低电压工作的高速开关电流Σ-Δ调制器

基于作者先前提出的时钟馈通补偿方式的开关电流存储单元及全差分总体结构,本文设计了一种二阶开关电流Σ-Δ调制器。工作中采用TSMC 0.35m CMOS数字电路工艺平台,在低电压工作下进行电路参数优化。实验表明,调制器在3.3V工作电压、10MHz采样频率、64倍过采样率下实现10-bit精度。与已有类似研究相比,本工作在相当的精度条件下,实现了低电压、视频速率的工作。

一种改进的开关电容Σ-Δ调制器的行为模型

提出了一个开关电容Σ-Δ调制器的行为级模型。该模型不仅考虑了通常非理想特性,包括取样的抖动、kT/C噪声、有限带宽、有限摆率、电荷注入,还考虑了对系统性也有很大影响的开关的非零、非线性导通电阻。提出的模型在Simulink中实现,并与Cadence SPICE的电路级仿真进行了比较验证,二者具有较好的一致性。