基于分段线性模型针对传输线脉冲瞬态干扰信号的芯片协同防护设计方法

随着电子设备向小型化、高密度和高速的趋势发展,集成电路作为电子设备的基本核心单元也朝着这一方向发展,由此带来了越来越严重的电磁兼容问题。其中静电放电问题越来越引起设计者、制作者和使用者的重视。该文利用传输线脉冲(TLP)方法对芯片进行测试,获取了器件在应对静电放电干扰时的伏安特性数据。基于TLP测试数据应用分段线性建模方法构建了芯片应对静电放电干扰的模型。该文还根据二极管的等效电路及其数据手册的伏安特性数据构建了瞬态电压抑制(TVS)二极管模型,并通过TLP测试进行验证。同时,结合上述两个模型,开展了芯片静电放电干扰的协同防护设计方法研究,并应用实例验证了芯片的协同防护设计方法的可行性。该方法实现了用仿真模拟的方式进行芯片的协同防护设计,能够节约设计成本和时间。

传输线脉冲变压器次级线电感的优化设计

建立并分析了传输线脉冲变压器的基本电路模型,采用优化次级线电感参数的方法,有效地提高了次级线的阻抗,达到了抑制次级线对输出结果影响的目的。在此基础上,分析并讨论了2种典型的传输线脉冲变压器拓扑结构,在一般情况下,推导了二者输出脉冲电压幅值的计算公式,优化了各次级线电感大小的设计。结果表明,级间无耦合结构从第二级开始电感逐级增加,第n级次级线上电感的最优大小为第二级的(n-1)倍;级间有耦合结构中同一磁芯引起的各次级线电感大小应相同。最后,比较了各类结构的输出,指出级间有耦合结构所需磁芯量最少。

一种四级传输线脉冲变压器的初步研究

分析了四级传输线脉冲变压器的电路结构,采用等效电路方法简化了电路,推导了输出电压波形的表达式。开展了冷测实验,结果显示传输变压器变压比约为4,变压器上升时间约为48 ns。采用实验所测参数,利用PSPICE软件对全电路进行了数值模拟。结果表明:模拟和冷测结果基本一致。将各元件参数代入波形表达式,结果表明:传输变压器上升时间计算值为12 ns,与实验值(48 ns)有一定差距;而传输变压器变压比计算值为3.98,与实验结果基本吻合。

传输线脉冲发生器电压探测中振荡问题的研究

对传输线脉冲发生器电压探测中的振荡问题进行了研究。通过减小电压探头的寄生电感克服了振铃问题,通过缩短电压探头和待测器件之间的传输段传输线长度降低了探头处实际承受的上冲电压,从而有效地抑制了传输线脉冲发生器电压探测中的振荡问题,提高了测试的准确性,并在国内率先制造出了波形质量达到国际先进水平的传输线脉冲发生器。

传输线脉冲变压器的频率响应

采用等效方法简化了多级传输线脉冲变压器(TLT)电路,建立了简单的TLT频率响应分析电路。在此基础上,由传输线两端口网络模型推导得到了TLT的频率响应计算公式,并计算了TLT的频率响应曲线。依据简化后的电路,对TLT的频率响应进行了数值模拟分析,数值分析与理论计算结果一致性很好。两种分析所得结果均表明,次级线电感和杂散电容取值适当时,TLT具有良好的频率响应能力。当次级线电感为6 mH和杂散电容为8 pF时,其频率响应范围可以达到30 kHz^1 GHz。

传输线脉冲发生器研制及其对电路板抗静电放电干扰的测试

为研究静电放电对电路板的干扰,利用传输线脉冲发生器提供激励脉冲,并配合测试探头,对电路板进行干扰测试,并以一单片机系统为测试对象进行干扰研究。首先,根据传输线脉冲生成原理,用同轴电缆、水银继电器及高压源设计和制作了1个传输线脉冲发生器,并将脉冲波的上升时间控制在1 ns以内;然后,分别用电场探头、磁场探头和注入探头建立了激励信号与被干扰对象之间的电场、磁场和传导耦合,通过试验观察了其耦合干扰信号,并研究了测试单片机系统的抗干扰特点。通过研究及测试得出:为保证传输线脉冲发生器的脉冲上升时间的要求,应选择快速继电器,控制好继电器与同轴电缆的连接以减少寄生参数的影响;用传输线脉冲发生器配合电场、磁场和注入探头进行测试,可以探查电路板的局部抗干扰薄弱环节;测试的单片机系统的抗干扰特点体现在:其局部区域对磁场干扰较敏感,晶振引脚和复位引脚对直接注入干扰更敏感。

晶圆级传输线脉冲测试方法

随着晶圆测试技术的发展,晶圆级传输线脉冲(TLP)测试逐渐由封装级向晶圆级转移,晶圆级TLP测试的出现不仅降低了设计成本,同时大大缩短了ESD保护结构的评价周期。针对晶圆级TLP测试方法尚无标准可依的现实情况,结合理论推导过程,从线路搭建、设备校准、结果确认等关键点探索可行而有效的晶圆级TLP测试方法。

ANSI/ESD STM5.5.1-2014《元件级传输线脉冲静电放电敏感度测试》标准分析

本文通过分析传输线脉冲静电敏感度测试标准ANSI/ESD STM5.5.1-2014,并与该标准2008年版本进行比较,对传输线脉冲的测试曲线、波形参数、测试方法等重要技术指标的修订进行解读。

传输线脉冲测试分析器件及ESD性能与案例分析

该文通过对电气静电放电和传输线脉冲测试的介绍,分析两者的关联性,提出由传输线脉冲测试在工程师先期研发产品对静电放电防护等级预期评估,通过实验案例来验证了用传输线脉冲测试的数据作为静电放电等级评估的可行性。

基于高分子电压诱导变阻膜的全PCB抗脉冲防护

随着芯片集成度的不断提高,内部互连导线间距越来越小,器件更易在静电作用下受到损害。为提高印制电路板(PCB)在实际应用中抗静电放电(ESD)和电磁脉冲(EMP)的能力,制作了一种高分子电压诱导变阻膜,将其嵌入PCB中形成脉冲吸收网络,使全板具备抗瞬变脉冲能力,实现对ESD和EMP的全系统防护。ESD防护实测结果表明,对比普通PCB,全抗脉冲PCB对静电脉冲有更快的响应速度和更高的释放效率;传输线脉冲(TLP)测试结果表明,采用电压诱导变阻膜的PCB中每一点都具有过电压脉冲吸收能力,电流泄放能力可达50 A以上。

ps脉冲传输线的多容性负载阻抗匹配模型和计算

指出提高微带横截面取样速率的关键问题是传输线多容性负载阻抗匹配,根据分布参数理论和微波传输线理论,提出局部匹配模型,推导出阻抗匹配计算公式。数值模拟和电路仿真结果表明,局部补偿匹配法对不同工作频率下的多负载电容ps脉冲传输线均可进行较好的补偿,传输线上的各点取样波形失真度很小,补偿效果明显,可以提高微带横截面取样速率。

亚纳秒脉冲传输线损耗分析

脉冲传输线的介质材料选择和参数设计对传输线的损耗具有至关重要的影响,根据分布参数理论和电磁场微波理论,给出环氧玻璃纤维FR 4和聚四氟乙烯F4B两种材料的损耗计算公式,在微带特性阻抗为50Ω,工作频率为10 GHz时,FR 4和F4B的介质衰减系数分别为0.095 dB/cm和0.002 3 dB/cm;当微带厚度为18μm,介质材料厚度为0.25 mm时,FR 4 和F4B的导体衰减系数分别为0.049 9 dB/cm和0.035 7dB/cm。数值计算和仿真结果表明,F4B材料传输线的介质损耗和导体损耗相对较低,是一种较好的介质材料,选择合适的介质材料厚度可保证损耗较低且电路体积不至于过大。

快脉冲传输线分布电容补偿模型和计算方法

根据传输线理论和分布参数理论提出等效分布电容补偿模型,得出快脉冲传输线上多个电容负载造成取样波形失真,并给出两种匹配计算方法和公式。数值计算结果表明等效分布电容法对均匀分布的多个小负载电容脉冲传输线具有很好的补偿作用。

一种估算微带传输线辐射敏感性的解析电路模型

根据传输线理论和电磁场理论,文中提出了一种估算微带传输线辐射敏感性的时域解析电路模型.该模型能够快速得到微带传输线对外界电磁干扰的敏感阈值,使用国际电工委员会横电磁标准62132-2规定的横电磁小室作为测试环境,选用具有陡峭边沿能直观地呈现微带传输线辐射敏感性的传输线脉冲作为电磁干扰信号.以此模型应用实例来说明模型的有效性,得到了具体的解析电路模型参数,由模型计算和测试结果的对比验证了该模型的准确性.此外,运用该模型进一步计算了不同负载时微带传输线对传输线脉冲的响应情况,并计算了响应中电场耦合和磁场耦合的贡献,得到了负载变化对微带传输线辐射敏感性的影响规律,从而可由负载的选择来提高微带传输线的辐射敏感性.

一种高功率三平板传输线电压测量探头的设计

为测量高功率水介质三平板传输线的电压,设计、标定了一种D-dot探头,安装在三平板线的入口和出口处,探头感应脉冲电压的微分信号。探头与基座之间的绝缘层为浇注的环氧树脂,可以在满足密封去离子水的要求下,使探头对地电容较小,从而获得良好的高频响应。利用ANSYS对探头结构进行了优化设计,使三相点位置的电场强度得到有效降低。使用经线下标定过的电阻分压器进行标定。实验中采用电容器放电,用一段高压电缆作为脉冲形成线获得逐级上升的快前沿(约70 ns)电压脉冲,并将之作为标定信号源,标定得到三平板线入口、出口探头的灵敏度分别为386 kV/V和402 kV/V。探头测量结果与电路模拟结果一致。在三平板线耐压实验中,板线出口电压达到了3.1 MV,探头的绝缘结构设计能够满足要求。实验结果表明该探头适合高功率三平板传输线电压的测量。

传输线长度对静电放电防护器件性能测试的影响

为了研究传输线长度对静电放电防护器件性能测试结果的影响,建立了静电放电模型和传输线脉冲模型两种试验系统,对某限压型防护器件进行了快沿电磁脉冲注入试验,并进行了理论分析。结果表明:传输线长度对静电放电防护器件性能测试结果具有极大影响,选用不当会导致错误结论;在对静电放电防护器件性能测试时,应优先采用传输线脉冲测试法;当采用静电放电脉冲测试法时,其传输线长度不应小于8m。

一体化D-dot探头在传输线电压测量中的设计和应用

设计一种一体化D-dot探头开展脉冲功率装置中传输线高电压测量工作。D-dot探头安装在传输线外筒上,主要由基座、密封电缆头、探头外壳、绝缘层、信号电极和连接杆构成。采用同轴螺纹连接及限位结构将探头各部件形成一个整体,实现结构的紧凑性和拆装过程的完整性。利用密封BNC探头和无氧铜密封圈实现良好的密封性能,同时减小探头的弹性余量保证测量的准确性。设计了较小的探头对地电容,从而获得良好的高频响应。采用OrCAD/Pspice开展电路模拟,结果显示设计的探头满足信噪比和前沿响应要求。采用CST开展静电场模拟,结果显示设计的D-dot探头可以满足1 MV传输线电压下的绝缘要求。标定和实验结果表明该探头可以响应前沿为几十ns的信号,能够满足测量需要。

双路脉冲输出结构理论设计与仿真

基于单台脉冲功率驱动源同时驱动两个微波器件产生双频高功率微波的构想,设计了一种双路短脉冲输出结构,其接于主开关后,能够将主开关产生的高压纳秒脉冲传输至高功率微波产生器。两路脉冲由同一脉冲源产生,具有很好的一致性。对双路输出结构脉冲传输过程进行了建模仿真,研究了传输线阻抗、输入脉冲前沿等电学参数对输出波形质量的影响规律,并完成了绝缘风险分析及结构优化。经评估,在前沿4~8 ns的准方波输入脉冲下,双路脉冲输出线的输出波形质量与单路传输线相当,其过冲振荡均小于20%、平顶振荡均小于1%,且能满足绝缘要求。

瞬态电压抑制器在快上升沿电磁脉冲作用下的瞬态响应

为了研究瞬态电压抑制器(TVS)对快上升沿电磁脉冲的响应,基于传输线脉冲(TLP)测试理论,建立了由高频脉冲发生器、同轴电缆、专用测试夹具、30dB脉冲衰减器和高性能的数字存储示波器等组成的测试系统。参考时域传输(TDT)TLP测试方法,利用该测试系统,对典型双极TVS器件在快上升沿电磁脉冲作用下的电流特性和电压特性进行了研究,并对试验数据进行了拟合分析。结果表明,TVS器件的箝位电压、峰值电流等参数均随着测试电压的增大而增大,且与测试电压呈线性关系;而由箝位电压决定的箝位响应时间受测试电压的影响较小。经对比分析实验结果得出,对快沿电磁脉冲,采用固定响应时间下的箝位电压来衡量TVS器件的防护性能是较为合理的。