一种全数字接收机结构

提出了一种全数字接收机结构．其同步算法采用基于最大似然准则的载波相位与采样时钟相位联合估计的算法．重点讨论了采用插值调整时钟相位的方法．

一种用于全数字接收机的位同步算法

设计了一种适用于全数字遥测接收机的位同步算法,该算法采用固定的采样速率,结合Farrow多项式内插算法与Gardner定时误差检测算法的优点,具有较宽的码速率适用范围,较低的信噪比适用环境。在分析Farrow多项式内插原理的基础上,采用一种简化的分段抛物线内插方法,此方法减少了原有内插方法的运算量。仿真结果表明,在单个码元采样点很少的情况下,其误比特率(BER)性能依然接近于理想BER性能,优于Gardner算法,能够有效地完成低信噪比条件下的位同步,因此有着良好的应用前景。

移动卫星突发通信全数字接收机设计

移动卫星突发通信具有通信速率低、频率偏移大、频率变化快、突发帧短等特点 ,常规的解调器不能满足要求 ,文中提出了一种新的基于 FFT频率捕获和非相干检测的 DPSK/ DQPSK全数字解调器结构 .仿真结果表明 ,该解调器具有频率捕获范围宽、频率捕获时间短等特点 。

全数字接收机中一种载波相位恢复的新方法

全数字接收机是在最近几年内提出的一个新的概念,它要求解调用的本地参考载波和采样时钟都振荡于固定的频率,不需要进行反馈控制,其他一些工作:载波相位误差和时钟定时误差的消除、信号的判定等全部由采样后的数字信号处理器完成。载波相位恢复问题和时钟同步问题是目前关于全数字接收机研究中的两个最主要的问题。本文仅讨论载波相位恢复问题。在本文中研究了载波相位估计算法中估计e^(jθ)和估计θ的差异,从理论上证明了估计e^(jθ)比估计θ有更好的统计特性,并且给出了一种估计e^(jθ)的方法,此方法有二个突出的优点:(1)它可以消除载波相位恢复过程中的相位区间跳变。(2)相位估计器的结构简单,它是全线性的,易于实现。利用16-QAM信号进行计算机仿真证实了此算法的可行性。

全数字接收机中一种基于并行流水线与快速FIR算法的插值滤波器结构及其实现

该文在对已有的拉格朗日立方插值滤波器Farrow结构进行分析和研究的基础上,使用了流水线技术和并行处理技术来提高滤波器的速度。在此基础上提出了基于快速FIR算法的结构,降低了并行的Farrow结构的复杂度。对该算法结构进行了仿真,并在FPGA上实现。分析结果表明,改进后的结构有更快的运行速度和更低的功耗。

全数字接收机中一种低功耗插值滤波器结构及其VLSI实现

插值滤波器的设计是全数字接收机中码元同步算法的关键技术.本文主要探求一种适合于VLSI实现的插值滤波器结构,在拉格朗日立方插值滤波器的Farrow结构基础上,融入了流水线技术和并行处理技术以提高滤波器运算速率.对改进后的结构与原结构进行复杂度对比、运算速率对比和功耗对比,并在FPGA上实现.仿真与实现结果表明,该结构有着更快的运行速度、更低的功耗.

全数字接收机中的多速率信号处理技术

全数字接收机和软件无线电是无线电接收机的发展方向，本文介绍了多速率数字信号处理技术以及在全数字接收机中的应用。

带宽给定条件下的全数字接收机频率规划

本文分析了带宽给定条件下,全数字接收机中频频率与采样频率的约束关系;导出了采样频率给定条件下,使得数字滤波器过渡带宽最大的中频频率表达式。最后,本文以GPS P(Y)码接收机频率规划为例给出了设计实例。

全数字接收机中插值滤波器的设计——全响应线性调制信号的插值问题

接收机的全数字化实现是近年数字通信研究的一重要课题。插值滤波器的设计问题是接收机全数字化实现的核心问题之一。本文对全响应线性调制信号,给出了一个插值准则。对带限传输的情况给出了一插值公式。以系统脉冲响应为升余弦滚降函数为例,利用理论分析和数值分析的方法验证了插值公式的可行性和有效性,并给出了16-QAM信号的计算机仿真结果。

全数字接收机的DSP实现

全数字接收机是近年来提出的新概念，与传统的模拟接收机不同，全数字接收机解调用的参考载波和采样频率均使用本地时钟，不需要利用导频信息来控制；而且它的关键技术都可以采用数字信号处理的方法实现。本文讨论了用ＤＳＰ（数字信号处理）处理器实现全数字接收机的方法和总控软件的设计。

BPSK全数字接收机的内插性能仿真

现代通信越来越依靠全数字处理技术,本文介绍了全数字接收机中的定时调整问题,并对BPSK全数字接收机的内插性能进行了仿真。

全数字接收机中插值滤波器的优化设计

本文讨论了全数字接收机中插值滤波器的优化设计问题。利用插值公式的截断式导出码间串扰量的度量式，研究了其收敛特性。利用码间串扰量的度量准则，对不同的成形滤波函数研究了插值滤波器的参数优化估计及其抗时钟抖动性能。

可编程数字下变频器件HSP50214B在全数字接收机中的应用

介绍了可编程数字下变频器件 HSP5 0 2 1 4B内部结构及其在全数字接收机中的应用。文章首先阐述其内部结构与各模块功能 ,其后介绍与应用紧密相关的输出方式和控制接口 ,最后介绍 HSP5 0 2 1 4B在全数字接收机应用中的一个设计实例。

高码率QPSK全数字接收机关键技术研究

时钟同步和载波同步是接收机的关键问题,传统模拟解调可靠性、稳定性差,调试复杂。介绍了一种高码率QPSK全数字接收机的定时同步和载波同步方法,他采用数字转换跟踪环和COSTAS环实现同步。同步计算全部由软件实现,设计灵活。仿真及实测结果表明,该方法是可行的,适合FPGA实现。

全数字接收机平方定时恢复环路

本文着重研究全数字接收机中定时恢复环路的设计,该环路由内插滤波器,预滤波器,平方定时误差检测,环路滤波和 定时控制单元组成,仿真结果表明,通过预滤波明显减小了定时抖动,该算法可以达到较好的性能,并由单片FPGA实现, 该芯片已成功用于QAM全数字接收机中。

全数字接收机中基于准自适应短时反馈的残余频偏纠正算法

本文介绍了一种在全数字接收机中应用的残余频偏纠正算法,此算法通过均方误差准则检测分析有无残余频偏,并规定一个合适的步长值,利用逐次逼近的原理不断反馈以进行残余频偏的纠正,从而有效改善因残余频偏的累积效应而引起的误码率增大问题。仿真结果显示,纠正后系统的误码率显著下降,接收码元的质量得到明显的改善。

基于全数字接收机的定时提取技术的研究

针对全数字接收机研究中的定时提取技术 ,对数字滤波和近最佳定时提取算法进行了新的改进 ,通过计算机摸拟表明改进后的算法具有收敛速度快、抖动小、抗载波固定相差和运算量小等特点。

QAM全数字接收机载波相位恢复环路

本文着重研究全数字QAM接收机中载波恢复环路的设计,采用快慢两个数字环路来进行载波恢复。慢环路由锁频器(Frequency Detector)、锁频锁相器(Phase and Frequency Detector)等组成,快环路由相位解旋器和锁相器(Phase Detector)组成。仿真结果表明,在AWGN条件下,两个环路的环路参数设置存在一个最佳点,当两个环路工作在这个最佳点附近时接收机能够很好的进行载波频率、相位的恢复,相位噪声对接收机性能的影响最小。最后,给出了在不同信噪比下的最佳环路参数表。

基于DSP Builder全数字接收机定时载波同步算法的实现

讨论了全数字接收机中同步算法的设计与实现,给出了基于Gardner反馈环路的定时同步算法和基于数字Costas环的载波相位补偿算法的定点实现方案,并在Altera公司的DSP Builder上实现了该算法.计算机仿真和FPGA(Field Programmable Gate Array)实现都验证了其有效性,测试结果表明,该系统信噪比恶化小于1.5dB,时钟捕捉带大于±1%,载波频差捕捉带大于±4%.

全数字接收机中的载波恢复算法研究

针对数字信号传输同步接收机的数字化实现,提出了一种载波同步新算法即相位处理载波恢复法.它直接对接收信号的相角进行处理,完成载波频率的快速捕获和载波相位的跟踪.理论分析和计算机仿真表明,该算法简单有效,运算量小,便于用DSP器件来实现,适用性强.