基于FPGA的千兆以太网端口通信设计

针对嵌入式领域中以太网传输速率以及实时性问题,文中提出了一种基于FPGA(Field Programmable Gate Array)的千兆以太网端口通信的设计方案。设计了千兆以太网交换机的转发功能,基于标签转发实现了端对端数据通信。CPU(Central Processing Unit)发出带有标签的数据报文,通过千兆网口输出数据报文,经过RGMII(Reduced Gigabit Media Independent Interface)接口将带标签的数据报文发送给FPGA,FPGA通过内部逻辑判断标签中的输出端口号域并去除标签,从相应千兆网口向连接设备输出数据报文。外设通过千兆网端口输入数据报文,通过SGMII(Serial Gigabit Media Independent Interface)协议将数据报文发送给FPGA,FPGA通过内部逻辑添加标签并轮询输出给CPU,从而实现多个千兆网口连接设备互通。实验结果验证了FPGA逻辑的可行性和有效性,传输速率达到1 Gbit·s-1,报文转发延时小于100μs,报文丢包率为0%,数据传输稳定性较高,满足现有项目的实际需求。

面向运动控制器的千兆以太网通信模块的设计与实现

针对传统通信方式无法满足运动控制器对传输速度和实时性要求的问题,提出一种基于现场可编程门阵列(FPGA)的千兆以太网实现方案。结合UDP/IP协议中数据帧的封装和解析过程,对MAC层、IP层以及UDP层进行一体化设计,开发了一款低成本的千兆以太网通信模块。经仿真和硬件测试,该模块的主频最高可达179.76 MHz,数据帧接收与发送之间的间隔仅为444 ns,且存储器资源使用量不到1%,满足千兆以太网的传输速率及实时性要求。除正常的以太网通信功能外,该模块还实现了数据帧的清除和重发功能以及对通信模块的IP和MAC地址进行动态配置,为实现运动控制器的以太网通信提供了低成本的解决方案。

基于Zynq与千兆以太网的图像采集系统研究与实现

针对千兆以太网图像采集系统传输速度慢以及图像数据丢失的问题,采用千兆以太网高速图像传输技术(GigE Vision),设计了一种基于Zynq与GigE Vision的实时图像采集与显示系统。该系统采用Zynq-7000系列处理器,在处理器系统(Processing System, PS)中实现了采集调度模块,完成对整个采集系统的任务分配与功能调度;在可编程逻辑系统(Programmable Logic, PL)中,实现了基于GigE Vision的千兆以太网高速采集传输接口。实验结果表明,该系统以太网的传输速率可以达到932Mbps,对于分辨率为2540*1940的图像单帧采集时间为1.215ms,丢包率为0,同时可以完成图像数据的实时采集、显示及保存工作,还支持多路图像同时采集。

基于千兆以太网的显示模组均匀性标定系统分析

阐述基于千兆以太网的显示模组均匀性标定系统。介绍一种显示面板均匀性标定的框架,提出FPGA千兆网络协议栈的框架及设计要点,以及设备IP地址的管理方案,以方便产品的生成及维护。

基于千兆以太网的高速可靠数据传输系统

针对当前大容量存储数据传输系统速度慢、可靠性低的现状,设计了一种自定义FR_UDP协议,采用千兆以太网接口实现了一种高速可靠数据传输系统。整个系统以FPGA为控制核心,通过采用UDP协议实现数据高速传输,在UDP协议数据部分设计了反馈可靠协议,确保数据高速可靠传输。千兆以太网物理层接口电路选择88E1111实现,高速数据缓存在DDR3中,在数据丢失时可重新发送。某遥测数据记录器试验结果表明,该系统读取速度可达600 Mbit/s左右,且经过多次实验分析验证,传输过程未发现数据丢失现象,具有很高的使用价值。

基于FPGA的千兆以太网高速数据传输系统设计

随着导弹飞行器等设备的逐渐发展,对弹上数据采集设备的要求越来越高,数据传输应该更加快速高效,本设计采用FPGA+千兆以太网的数据传输方式,并且在数据传输过程中增加了数据重传机制,加快了数据传输速度,提高了传输效率,降低了数据远距离传输过程中容易出现的数据丢失和误码问题发生概率。试验在Xilinx公司的FPGA板卡上进行验证,证明FPGA+千兆以太网的数据传输是可行的,且数据传输速率更高,具有良好的可维护性和稳定性,能够在实际工程中应用。

基于FPGA的千兆以太网MAC控制器的设计

针对嵌入式设备对以太网接入的需求,提出一种基于FPGA的千兆以太网MAC控制器的硬件架构。通过FPGA编程实现IEEE 802.3规定的数据封装和介质访问控制等功能。设计了一种具备帧清除和重读功能的改进型异步FIFO,用于存储帧数据,既解决跨时钟域数据的同步问题,又方便进行发送时帧的重发和发送或接收时错误帧的丢弃。经过Modelsim仿真和FPGA硬件测试,MAC控制器的功能得到验证,且仅使用少量的逻辑资源。

基于千兆以太网和LabVIEW的多通道数据采集系统

针对数据采集系统中千兆以太网通信程序开发难度高,以及基于现场可编程门阵列(FPGA)的控制板卡之间的通信问题,设计了一套以FPGA板卡和A/D采集卡为硬件平台、以Vivado和LabVIEW为软件平台的数据采集系统。FPGA板卡控制A/D采集卡并行采集模拟信号,将结果通过千兆以太网实时传输至上位机,千兆以太网的通信程序使用Socket CLIP技术封装的工具包进行开发。主从控制板卡之间使用改进型串行外设接口(SPI)通信进行传输,将传输的数据存储到FPGA板卡的安全数码(SD)卡中,并通过通用串行总线(USB)通信将数据导出,实现系统的在线与离线采集功能。结果表明:该系统通过千兆以太网通信实现了数据的实时显示,解决了控制板卡之间的通信问题,离线采集功能也较为可靠。

基于千兆以太网的高速智能存储系统设计

为了准确、完整地记录导弹在发射与飞行过程中的各种状态参数,并且对存储数据进行高速回收处理,设计了一种基于千兆以太网的高速智能存储系统。该系统以FPGA为控制中心,将PCM数据码流接收后经过编码解析存入Flash,最后通过千兆以太网、RS422多模式接口将数据快速回传至上位机显示。经试验验证,该智能存储系统具有传输速率高、抗干扰能力强、可靠性高等特点,能够满足弹载数据存储测试的要求,目前已成功应用于某弹射试验弹弹载数据测试中。

基于FPGA的千兆以太网传输系统设计和实现

针对物联网环境数据采集系统中大量数据回读的要求,笔者设计了基于FPGA的UDP协议千兆以太网数据传输系统。首先,详细介绍了UDP协议千兆以太网的设计方案,并且在FPGA中实现以太网的UDP协议功能;其次,在仿真软件上对该方案进行仿真验证;最后,在XILINX的FPGA板卡上对设计方案进行具体的功能验证。实验结果表明:基于UDP协议设计的以太网传输逻辑是正确的,传输速度非常高,可到910 Mbps,能够满足大部分物联网监测系统数据传输的要求,具有良好的可维护性、移植性和实际的推广价值。

基于FPGA和千兆以太网的数据采集系统

针对某航空航天领域的探测装置传感器数据采集、存储和传输等需求,通过结合FPGA技术和千兆以太网接口,开发出了一种高效的数据采集系统,并对其进行了详细的分析与研究。以FPGA作为主控芯片,将采集的传感器信号通过AD7606转换器调理转换,并临时缓存到FIFO+RAM的存储结构中,经编帧处理后存储到NAND Flash中,通过千兆以太网口实时传输,测试结束后可回读出Flash中存储的实验数据。

基于ATE的千兆以太网收发器芯片测试方法

千兆以太网收发器芯片是一种最高能支持1000 Mbit/s传输速率的高速接口芯片。介绍了该类芯片的功能、硬件配置,针对ATE测试机台设计了相应的外围电路,在ATE测试机台上进行了寄存器读写测试和回环测试,利用测试机抓取了千兆以太网芯片输出的数据,测试结果验证了千兆以太网收发器芯片的功能正确性。

Microchip推出用于工业自动化的新型千兆以太网交换机LAN9662

工业自动化和数字化转型正推动可扩展、标准化网络解决方案市场快速增长,以满足商业运营技术(OT)部署的需求。为了向自动化制造商提供全面的网络解决方案,Microchip Technology Inc.今日宣布推出LAN9662千兆以太网交换机。

基于Express Card接口的千兆以太网网卡设计

针对现最常用的10/100Mbps自适应网卡网速过慢的问题,设计了一种含Express Card接口的千兆以太网网卡;用户可以方便、快捷地将其插入笔记本电脑的Express Card接口,实现高速通信;与以往采用FPGA、DSP等芯片设计的千兆以太网网卡相比,该千兆以太网网卡采用内含以太网MAC控制器、10Mbps/100Mbps/1000Mbps自适应收发器、PCI Express总线控制器等的网卡芯片RTL8111DL作为主芯片,无需再外接一片物理层芯片和一片MAC芯片;经测试:笔记本电脑可以通过此千兆以太网网卡借助五类线与外部设备握手成功,实现约260兆的高速数据传输。

基于FPGA的千兆以太网-光口转换器设计与实现

针对变频调制MEMS红外光源测试设备无法与计算机直接通信的现状,设计了一种基于FPGA的千兆以太网-光口转换器。通过FPGA编程实现UDP格式数据包和8B/10B数据编码转换,实时判断DDR3剩余存储空间,实现数据速率自动调整,实现了计算机与测试设备直接通信。经长时间测试,没有出现误码,表明该转换器设计合理、高效。

基于FPGA的千兆以太网数据传输的设计与实现

为了解决大数据量长距离传输的稳定性和传输速率的问题,采用复杂可编程芯片FPGA设计出千兆以太网传输系统。为了简化设计,采用MAC+PHY方法实现以太网帧的封装及传输,MAC采用Virtex-4的嵌入式以太网IP核实现,PHY采用MARVELL公司的88E1111芯片实现,两芯片接口采用GMII连接模式。实验仿真结果表明,该传输系统能支持1 000 Mbit/s传输速率,该设计方案是可行的,有一定的实用价值。

千兆以太网同步检测集成电路设计

采用两级分接电路结构 ,并将同步码字检测电路置于其间 ,设计了千兆以太网同步检测集成电路 .实现 1 .2 5Gb s速率的千兆以太网数据由 1路到 1 0路的串并转换以及同步码字的检测 .分析了RC网络效应对超高速集成电路中互连线的影响 ,基于TSMC 0 .35 μmCMOS工艺建立电路模型 .使用Smartspice工具在不同温度 ( 0～ 70℃ )、电源电压 ( 3.1 5～ 3.45V)及输入信号等条件下进行仿真 .结合版图参数提取后仿真的比较 ,证明了该设计在减小规模 ,简化结构和加快仿真流程方面的有效性 .

GMAC千兆以太网卡驱动设计

本文主要研究了GMAC千兆以太网卡驱动的基本特点、性能优点、基本原理和设计方法,分析和实现了软硬件描述符机制以及软件设计的各个流程。千兆以太网在服务器以及高性能计算机领域有着广泛的应用前景和市场。

基于FPGA的千兆以太网设计

千兆以太网拥有传输速度快、传输距离远、稳定可靠等优点,是当前嵌入式系统的应用热点。FPGA拥有丰富的逻辑和管脚资源,常用于高速数据处理和通信的嵌入式系统。本文描述一个基于FPGA的千兆以太网系统的设计,本设计在硬件上主要使用千兆以太网PHY芯片88E1111和Altera公司的StratixⅢ系列的FPGA,在FPGA的逻辑上实现NiosⅡ嵌入式系统和以太网的MAC控制器,在NiosⅡ系统的软件上移植入MicroC/OS-Ⅱ实时多任务操作系统和NicheStackTCP/IP协议堆栈。在FPGA上实现千兆以太网设计,有效提高了系统的可靠性和集成性,充分扩展FPGA的功能。

基于FPGA的千兆以太网接口应用研究与实现

为解决嵌入式领域中数据量大、速度高、实时性强等传输问题,提出FPGA和PHY芯片相结合的设计方案,用于实现UDP/IP协议。通过深入研究TCP/IP协议栈体系结构和工作原理,按照以太网的帧格式封包和解包,在FPGA中实现UDP/IP数据的正确发送和接收。在自主研发的硬件平台上验证了该方案的正确性和可靠性。由于使用FPGA实现UDP/IP协议,系统具有移植性高和易于集成等优点。