大规模芯片内嵌存储器的BIST测试方法研究

随着大规模芯片的块存储器(block random access memory,BRAM)数量不断增多,常见的存储器内建自测试(memory build-in-self test,Mbist)方法存在故障覆盖率低、灵活性差等问题。为此,提出了一种新的基于可编程有限状态机的Mbist方法,通过3个计数器驱动的可编程Mbist控制模块和算法模块集成8种测试算法,提高故障覆盖率和灵活性。采用Verilog语言设计了所提出的Mbist电路,通过Modelsim对1 Kbit×36的BRAM进行仿真并在自动化测试系统上进行了实际测试。实验结果表明,该方法对BRAM进行测试能够准确定位故障位置,故障的检测率提高了15.625%,测试效率提高了26.1%,灵活性差的问题也得到了很大改善。

一次性可编程存储器的数据保持特性建模及分析

基于300 mm 0.18μm MS 5 V工艺平台设计并流片了1k×16一次性可编程OTP器件,并对存储单元的结构、工作原理及工艺等可能影响数据保持寿命的因素进行了分析。根据Arrhenius寿命模型对不同样品设置了高温老化实验测试,收集数据并对OTP器件的保持特性进行建模。通过225℃、250℃和275℃条件下的高温老化加速实验,拟合样品最大数据保持时间曲线。在生产过程中可能出现的最差产品条件下,对1/(kT)与数据保持时间曲线进行数学拟合,计算在不同失效条件下的浮栅电荷泄漏的激活能和最大数据保持时间。

便笺式存储器中一种新颖的交错映射数据布局

现代计算机一直沿用传统的线性数据布局模式,该模式允许对使用行主序模式存储的二维矩阵进行高效的行优先数据访问,但是增加了高效执行列优先数据访问的复杂性,造成列优先访问的空间局部性较差。改善列优先数据访存效率的常见解决方案是对原始矩阵进行预先转置操作,将列优先访问的复杂性集中在一次矩阵转置运算中,然而矩阵转置不仅会引入额外的数据传输操作,而且会消耗额外的存储空间用于存储转置后的矩阵。为了在不引入额外开销的情况下使行优先与列优先数据访问具有同样高效的访存效率,提出一种新颖的交错映射(IM)数据布局,同时在不改变便笺式存储器(SPM)内部结构的基础上,在SPM的输入和输出(I/O)接口处添加循环移位单元和译码单元2个新组件,实现交错映射数据布局并定制访存指令,使程序员可通过定制的访存指令充分利用该数据布局。实验结果表明,应用交错映射数据布局的SPM在仅额外增加了1.73%面积开销的情况下获得了1.4倍的加速。

用于通用存储和神经形态计算的相变存储器的研究进展

存算一体技术目前被认为是一种可以消除冯·诺依曼计算架构瓶颈的可行性技术。在众多的存算一体器件中,相变存储器(PCM)因其具有非易失性、可微缩性、高开关速度、低操作电压、循环寿命长以及与现有半导体工艺相兼容等优点,被认为是未来通用存储和神经形态计算器件中最具竞争力的候选者之一。首先介绍了PCM的工作原理和器件材料结构,并详细讨论了PCM在通用存储和神经形态计算领域的应用。PCM具有高集成度和低功耗的共性需求,但这两个应用领域对材料性能有不同的侧重点。详细分析了PCM目前存在的优缺点,如高编程电流导致的功耗问题,以及商业化应用面临的主要挑战。最后,针对PCM的研究现状提出了一系列改进措施,包括材料选择、器件结构设计、预操作、热损耗降低、3D架构,以及解决阻态漂移等问题,以推动其进一步发展和应用。

基于共享总线结构的存储器内建自测试电路

随着片上系统处理的数据增多,数据存储器测试逻辑相应增加,在保证测试功能的同时减小测试电路面积是当下急需解决的问题。基于共享总线结构的存储器内建自测试(MBIST)电路,通过将多个存储器引脚信号进行复用的方式,对存储器进行层次化设计,将物理存储器拼接组成逻辑存储器模块,再整合多个逻辑存储器成为一个大的存储器集模块,MBIST控制器针对存储器集进行MBIST,从而减少测试逻辑数量以达到减小测试电路占用面积的目的。通过实验证明,该结构可以满足MBIST相关需求,相较于针对单颗存储器测试的传统MBIST电路面积减小了21.44%。该方案具有良好的实用性,可以为相关存储器测试设计提供参考。

STT-MRAM存储器数据保持试验方法研究

自旋转移力矩磁随机存储器(STT-MRAM)的基本存储单元结构为磁性隧道结(MTJ),该单元的热稳定性会随着温度的升高而变弱。MTJ这一特性导致传统激活能计算模型无法直接应用于STT-MRAM的高温数据保持特性测试,因此研究STT-MRAM的数据保持特性需探究可替代其激活能的参数。为此,搭建了基于Xilinx Kintex-7系列FPGA的测试系统,进行了多个温度数据保持试验,最终拟合出一个代替激活能来衡量STT-MRAM数据保持能力的参数,即热稳定因子。该多温度数据拟合热稳定因子的方法可有效评估STT-MRAM器件数据保持能力。

基于存储器编译器的敏捷生成技术研究

磁随机存储器作为一种新型非易失性存储,因其优良的读写速度与耐久度特性,在嵌入式存储领域具有广阔的应用前景。然而,由于磁随机存储器的定制化设计通常需要数月完成,具有较长的设计周期,这与片上系统较快的设计迭代需求存在一定矛盾。存储器编译器作为一种快速生成存储器设计的工具,是解决这一矛盾的有效手段。本文从磁随机存储器的全定制设计流程出发,同时对各类存储器编译器的研究现状开展调研,总结了目前存储器编译器工作的现状与挑战,最终讨论了磁随机存储器编译器的设计方法学。

环境温度对HfO_(2)铁电存储器的质子辐照效应影响研究

基于HfO_(2)的铁电随机存取存储器(FeRAM)具有功耗低、存取速度快,易于小型化,抗干扰能力强等优势,在航天航空领域有广袤的发展空间。然而,FeRAM在太空环境下的抗辐照性能尚未得到全面的研究。研究了W/TiN/Hf_(0.5)Zr_(0.5)O_(2)(HZO)/TiN铁电存储器在常温和高温环境下经5 MeV质子辐照后的电学特性和铁电畴结构变化。通过电学和压电响应力显微镜(PFM)手段表征发现,在常温质子辐照后,电容器的介电常数(ε_(r))和剩余极化强度(P_(r))值均增大,器件的铁电性能提升,常温高注量质子辐照有利于存储器在太空环境中工作,但随着辐照时环境温度升高,HZO存储器的铁电性能下降,漏电流增大,铁电存储器的各项性能明显退化。

面向投票类AI分类器的零冗余存储器容错设计

投票类分类器广泛应用于多种人工智能(Artificial Intelligence,AI)场景,在其电路系统中,用于存储已知样本信息的存储器易受到辐射、物理特性变化等多种效应影响,引发软错误,继而可能导致分类失败。因此,在高安全性领域应用的AI分类器,其存储电路需要进行容错设计。现有存储器容错技术通常采用错误纠正码,但面向AI系统,其引入的冗余会进一步加剧本就面临挑战的存储负担。因此本文提出一种零冗余存储器容错技术,采用纠正错误对分类结果的负面影响而非纠正错误本身的设计思想,利用错误造成的数据翻转现象恢复出正确的分类结果。通过对k邻近算法进行实验验证,本文提出的技术在不引入任何冗余的情况下可达到近乎完全的容错能力,且相比于现有技术,节省了大量硬件开销。

基于便笺式存储器的向量化SpMV算法的性能评估与分析

便笺式存储器是一种结构简单、访问延迟固定且软件可直接控制的片上高速存储,在现代处理器设计中得到了广泛应用。稀疏矩阵向量乘SpMV是高性能计算、人工智能等应用领域重要的内核计算函数之一。在传统多级Cache处理器中,SpMV算法计算过程中对稠密输入向量的不规则访问操作会导致大量Cache访问请求失效,从而影响SpMV算法执行效率。为了评估便笺式存储器对SpMV向量算法的性能影响,使用ARM SVE指令对基于CSR格式的SpMV算法向量化,并将算法中的热点数据即稠密输入向量存储在便笺式存储器中,在集成了便笺式存储器的ARM架构处理器中对SpMV向量算法进行了性能分析。在gem5模拟器中针对来自真实应用程序的2562个稀疏矩阵进行了实验。实验结果表明,集成了便笺式存储器的处理器与传统多级Cache处理器相比,针对向量化SpMV算法能够实现的最大加速比为7.45,平均加速比为1.11。

两种面向宇航应用的高可靠性抗辐射加固技术静态随机存储器单元

CMOS尺寸的大幅缩小引发电路可靠性问题。该文介绍了两种高可靠的基于设计的抗辐射加固(RHBD)10T和12T抗辐射加固技术(SRAM)单元,它们可以防护单节点翻转(SNU)和双节点翻转(DNU)。10T单元主要由两个交叉耦合的输入分离反相器组成,该单元可以通过其内部节点之间的反馈机制稳定地保持存储的值。由于仅使用少量晶体管,因此其在面积和功耗方面开销也较低。基于10T单元,提出了使用4个并行存取访问管的12T单元。与10T单元相比,12T单元的读/写访问时间更短,且具有相同的容错能力。仿真结果表明,所提单元可以从任意SNU和部分DNU中恢复。此外,与先进的加固SRAM单元相比,所提RHBD 12T单元平均可以节省16.8%的写访问时间、56.4%的读访问时间和10.2%的功耗,而平均牺牲了5.32%的硅面积。

液态金属存储器:在溶液中如大脑般读写信息

液态金属存储器,以一种全新的氧化还原机制实现数据读写,成功解决了存储设备在柔性和稳定性之间的矛盾,展现出广阔的应用前景,可望为柔性机器人、脑机接口、植入电子及仿生智能等方面带来变革,促进相关领域的进步。存储器是一种专门用于存储程序和各种数据指令的电子记忆部件,在各类电子设备中扮演着核心角色,是信息时代的标配。

磁随机存储器的电磁敏感度研究

采用直接功率注入法(direct power injection,DPI)对一款新型磁随机存储器(magneto resistive random access memory,MRAM)芯片进行了抗干扰测试。在存储数字“0”和“1”的情况下,对MRAM的电源引脚、数据引脚、控制引脚进行了干扰注入,对比了各引脚的失效功率。测试结果表明:MRAM在存储数字“0”时的敏感度比数字“1”时的敏感度低;与干扰从地引脚注入相比,干扰从电源引脚注入时芯片的敏感度更高;读取电路电磁敏感度和输出引脚与电源引脚具有较大相关性。这一研究结果可为提升新型存储器MRAM的芯片抗扰度及电路优化提供理论参考。

磁性存储器陶瓷封装磁屏蔽设计与抗磁场干扰测试

磁性随机存取存储器(MRAM)以磁性隧道结(MTJ)作为存储单元来存储信息,并通过外加电流产生磁矩改写MTJ的信息,这种工作原理使得MRAM容易受到外部磁场的干扰,限制了MRAM在强磁场等恶劣环境下的应用。使用COMSOL软件进行仿真,设计并制作了磁屏蔽陶瓷外壳,搭建了基于Xilinx VIRTEX4系列FPGA的MRAM抗磁场干扰能力测试平台,进行了MRAM抗磁干扰能力实验。测试结果表明,采用带磁屏蔽结构的陶瓷外壳进行封装极大地降低了MRAM受外界磁场的干扰程度,所测试芯片的抗磁场干扰能力由35 Oe提高到420 Oe。

TMDs阻变存储器微观机理研究综述

过渡金属硫族化合物(TMDs)阻变存储器具有简单的金属-介质层-金属三明治结构,且功耗低、可缩性好。分析TMDs阻变存储器阻变机理和导电细丝形成特性,为明确阻变存储器机理模拟研究重点提供理论基础。总结分析了国内外存储层TMDs的范德华层间空隙半径、掺杂和缺陷状况与器件性能之间的关系,展望了TMDs阻变存储器的发展趋势和应用前景,为TMDs阻变存储器技术攻关提供支撑。

氧化锰-氧化铪双层结构阻变存储器交叉阵列的研究

组建了具有5×5交叉阵列结构的Ag/MnO/HfO_(2)/Pt阻变存储器,研究了MnO和HfO_(2)双层结构的电阻转变特性。器件表现出高开关比、低操作电压和无电初始化等稳定的双极性电阻转变特性。电阻转变机制主要为欧姆传导和肖特基发射机制。证明了具有5×5交叉阵列结构的Ag/MnO/HfO_(2)/Pt器件有望成为一种有潜力的阻变存储器候选体系。

基于FPGA的FLASH存储器三温功能测试系统设计

由于大容量FLASH存储器全地址功能测试时间较长,在自动化测试设备(ATE)上进行高低温测试时,长时间使用热流罩会导致测试设备运行异常。为把存储器测试过程中耗时最长的全地址功能测试部分从ATE机台上分离出来,设计一个基于FPGA的驱动板卡,结合MSCAN和Checkerboard算法实现了对被测芯片激励信号的施加;然后,设计一个12工位的驱动板卡,实现了在三温条件下的多芯片同步测试;接着,设计一个基于Qt的上位机软件,实现了对测试结果的实时显示与存储;最后,对2 GB大容量FLASH存储器进行测试验证。测试结果表明,与传统的ATE测试相比,基于驱动板和工位板的测试系统可实现对大容量FLASH的全地址功能的高低温测试,且工位板具有的高可扩展性可实现多芯片的同步测试,大幅提高了测试效率。

基于阻变存储器的物理不可克隆函数设计

物理不可克隆函数(PUF)将集成电路制造过程中产生的工艺变化作为一种安全原语,已被广泛应用于硬件安全领域,特别是身份认证和密钥存储。提出了一种基于阻变存储器(RRAM)阵列的PUF优化设计,采用2T2R差分存储结构,并利用阵列中RRAM单元的阻值变化产生PUF的随机性,以实现更高安全级别所需的大量激励-响应对(CRP)。RRAM PUF的存储单元基于28 nm工艺实现,其面积仅为0.125μm~2,相比传统PUF存储单元面积开销减小,在入侵和侧信道攻击方面具有更好的鲁棒性。实验数据表明,RRAM PUF唯一性达到了约49.78%,片内汉明距离为0%,一致性良好,具有较好的随机性。

具有量子点插入层的阻变存储器电学特性研究

目的研究量子点插入层的氮离子吸附能力对AlN基阻变存储器的电学特性的影响。方法通过实验制备具有单层AlN阻变层的阻变存储器和具有AlN/PbS量子点堆叠结构的阻变存储器。通过材料表征、对器件电学特性表征以及对电流传导机制分析等手段研究具有AlN/PbS量子点堆叠结构的阻变存储器的电阻切换机制。结果与单层AlN基阻变存储器相比,AlN/PbS量子点堆叠结构阻变存储器具有优异的电阻开关特性,如Forming-free特性、低功耗特性以及优异的稳定性。结论器件的电阻开关过程显著受到PbS量子点插入层的调控作用,量子点插入层的引入、氮空位的分布情况和电场的分布情况是控制AlN基阻变存储器电阻切换性能的关键因素。

金属氧化物型阻变存储器编程方案的优化设计

近年来,随着半导体技术的快速发展及各种智能产品的普及,消费者对存储器的性能要求越来越高,但经过几十年的快速发展,目前主流的非易失性存储器尺寸已逼近物理极限。阻变存储器(RRAM)因其良好的扩展性、更低的功耗、更快的操作速度,成为未来新型非易失性存储器的主要候选者之一。阻变存储器虽然展现出巨大的应用潜力,但目前技术还不够成熟,主要表现在器件可靠性不足。提出并验证了一种优化的脉冲编程方案,不需要特别的工艺或电路设计,通过脉冲编程波形的优化改善了RRAM器件阻值的均一性。