基于单片机的简易数字存储示波器设计

旨在设计一种基于单片机的简易数字存储示波器,有效满足低成本、便携式、小型化的市场需求。该设计采用高性能的单片机作为核心控制器,结合模拟数字(analog to digital,A/D)转换器、存储器和显示模块,构建功能齐全的数字存储示波器系统。通过介绍数字存储示波器基本原理,明确设计目标和需求。在硬件设计方面,探讨了单片机、信号调理、程控放大电路;在软件设计方面,采用A/D转换、键盘扫描、LCD显示,增强系统的实用性。实验结果表明,该系统能够准确捕捉各种电信号波形,具有良好的稳定性,与市场上的同类产品相比,该设计在成本方面具有明显优势,适用于教育、维修、小型实验室等场合。

基于SOPC的便携式数字存储示波器设计

为解决传统示波器体积较大、携带不便以及成本高等问题,提出了一种基于SOPC的便携式数字存储示波器设计方案。通过在FPGA上嵌入Nios Ⅱ软核CPU作为系统波形及参数的显示控制,利用信号调理电路和高速ADC实现信号采集并通过Avalon-MM接口传递相应的控制参数至各个功能模块实现数据测量及存储,使用Nios Ⅱ移植嵌入式图像用户界面μC GUI绘制精美的人机交互显示界面。经测试,系统可较好的实现信号采集、测量、存储和显示功能,且体积小、成本低、操作便捷,具有一定的实用价值。

数字存储示波器触发电路的数字化技术研究

提出了一种全数字化的数字存储示波器用的触发电路结构。采用先进先出存储器 FIFO,利用其存储数据先进先出的特性 ,结合高速数字比较器的比较特性 ,控制采样数据的存储 ,从而实现触发电路的多种功能。给出了数字触发电路原理框图以及在 CPL D上的设计实现 。

虚拟数字存储示波器中A/D动态性能的研究

研究并设计了一种高速高精度的虚拟数字存储示波器。采用理论分析和数值仿真的方法研究了调理电路噪声和采样时钟相位噪声对A/D动态性能的影响,以此为指导设计出了独立双通道100MSPS采样率、10位垂直分辨率的虚拟数字存储示波器。研究表明,调理电路的噪声和采样时钟的相位噪声会对系统的动态性能产生严重影响,实验还发现,调理电路的谐波失真也是降低系统动态性能的重要因素,因而在高速高精度数据采集系统中应该选择低噪声和低谐波失真的器件,同时需要优化PCB设计。

高速数字存储示波器前端电路设计

采样速率是数字存储示波器的瓶颈,它制约着数字存储示波器的发展。针对这一问题,在分析时间交叉采样方法原理的基础上,提出了一种用低速电路实现高速采样的设计思路。具体介绍了示波器的信号调理电路和高速并行ADC系统的基本原理,并详细分析了各部分硬件电路。该电路系统不仅性能好、成本低,而且采用此电路的示波器已投入生产,产品符合要求、运行稳定。

高速数字存储示波器实现技术

提出了一种基于随机取样技术的高速数字存储示波器的实现技术。采用FPGA实现100MS/ps数据采集控制和缓冲存储、触发控制、显示控制等所有逻辑控制电路,从而有效减小仪器体积、降低整机功耗;使用高分辨率模拟测时扩展器,使等效采样率达到10GS/ps,时间测量分辨率达到100ps,实现100MHz(-3dB)可重复信号的波形重现。文中给出了在最小时间分辨率下波形重建的结果。

数字存储示波器的总体评价

本文从性能指标出发,综述了数字存储示波器的技术特点和总体评价技术的发展状况,关于数字存储示波器校准与评价的几种不太适当的观点被详细讨论和分析。然后,描述了其总体评价指标,诸如静态特性、动态持性、瞬态特性、噪声和抗干扰特性、触发特性及其它几种特性。并提出了对数字存储示波器性能指标的两种分类方法,介绍了其它几种相关的可用于数字存储示波器评价的数字化测量设备评价方法,它们是拍频法、FFT变换法。

便携式数字存储示波器的设计

为了解决传统示波器在各种现场测试和户外检测的不便,提出了一种基于STM32和FPGA的便携式数字存储示波器的设计方案,以STM32为控制核心,FPGA作为数据采集和预处理模块,完成对输入信号的采集和传输;STM32外接SSD1963芯片直接驱动LCD显示,通过对输入数据循环缓存,达到边采集边显示的控制效果;STM32外围FLASH实现存储程序代码、字库和保存波形数据等;外部电源与内置锂电池可以自由切换供电;该示波器体积小、便携、成本低,充分满足了各种现场测试和户外检测的需求。经过实际测试验证,该示波器工作稳定,各项指标都达到要求。

基于GPIB的数字存储示波器自动校准系统设计与实现

数字存储示波器是可将被测模拟信号进行模数转换、存储,再以数字或模拟信号方式进行显示的一种示波器,它和模拟示波器都是常用的用于观察信号波形和研究脉冲信号参数的电子测量仪器。无论是数字示波器还是模拟示波器,必须定期校准,从而保证测量的准确性。鉴于国内目前尚无数字存储示波器自动校准系统,本文利用VC++6.0开发环境,设计并实现了一种基于GPIB接口的数字示波器自动校准系统。该系统可快速完成对数字存储示波器的自动化校准,把校准结果存入数据库,用VBA技术自动生成校准证书,并且具有易扩展性,即通过编写一些示波器控制文件就可以支持另一新的数字存储示波器。

数字存储示波器波形捕获率测试方法

通过描述数字存储示波器的波形捕获率与“死区时间”的关系，利用随机过程理论对波形捕获率的量化方法进行分析，提出了一种通过外特性定量测试示波器的波形捕获率的方法，并对常见的示波器捕获率进行了测试验证。

一种数字存储示波器智能触发技术研究

针对测试者捕捉和观察混杂在周期信号中的偶发、异常信号的需求,提出了一种数字存储示波器的智能触发方法。首先分析了传统测试方法效率低、测量方法受限等弊端,然后介绍了智能触发技术的总体设计方案、工作流程和技术优势,其核心是通过硬件实时判别能任意设置的可编程触发模板,最后给出了将该技术实现于某型号数字存储示波器的具体实施方法以及应用验证结果。测试表明,该技术具有较高的偶发、异常事件捕获效率,是对示波器波形捕获功能的有益补充。

基于数据采集的虚拟数字存储示波器

用通用数据采集卡构成虚拟数字存储示波器系统。

基于TFT彩屏液晶的便携数字存储示波器

设计了一种以TFT彩屏液晶模块为显示器件的新型便携数字存储示波器。示波器的信号调理电路通过CA3338E的输出信号控制两级AD603放大,结合单片机控制继电器对信号进行衰减,实现了程控衰减放大和自动增益控制的功能。对于A/D采集到的信号,在单片机内部开辟RAM存储区对波形数据进行循环缓存,达到了边采集边显示的控制效果。在对波形显示的控制中,使用数字化的触发器代替传统的硬件触发电路,降低了系统的复杂度,借助于正弦插值技术,使屏幕显示的波形连续稳定。该示波器可以用来显示常用信号的波形,并进行相关参数的测量显示,具有输入信号的动态范围大,体积小,便于携带的优点,具有广泛的应用空间。

数字存储示波器等效采样的研究

目前国内数字存储示波器市场上的随机等效采样所用的方法都是利用双斜积分电路,通过延长触发点与下一个采样时钟间的时间间隔,从而可以计数地址,再进行排序恢复波形;但由于双斜积分电路的非线型性,导致测量不准确;利用EDA技术给出一种递推—周期等效采样算法,不用外加任何电路,就可以实现随机等效采样,避免了测量触发点与采样点之间的时间间隔,误差较小,突破以往算法的瓶颈,实现起来也比较简单、准确且成本较低。

手持宽带数字存储示波器的设计与实现

针对野外作业和生产现场测试需要,提出了一种手持宽带存储数字示波器的设计与实现方案,采用可程控宽带信号调理技术实现了200MHz的信号模拟通道设计和高速触发模块设计;采用多通道并列技术实现了200MSps的实时采样,采用基于参量模型的等效采样技术实现了10GSPs的等效采样;采用多任务软件技术实现对系统的管理和人机交互。采用可充电的锂电池给系统供电实现了示波器的便携和在无交流电环境下的测试;测试证明,该手持宽带存储数字示波器具有良好性能和广阔的应用前景。

数字存储示波器时基失真与采样抖动的评价研究

提出了数字存储示波器采样间隔抖动和采样时基失真的一种时域评价方法。通过两段正弦波形段的滑动拟合结果,使用两者间对应点相位上的差异,实现了采样间隔的测量,获得其抖动波形和时基失真的测量结果。在一组仿真数据上进行了实验验证,并揭示了量化误差对抖动评价影响的规律,以及抖动测量结果的周期性变化规律。在数字存储示波器的实测数据上进行了实验验证,获得了有效的抖动波形结果。该方法可以用来观察和比较采样间隔的抖动以及采样时基失真特性。

数字存储示波器的应用

高性能的数字存储示波器 ( DSO)的应用日益广泛 ,本文介绍了高性能 DSO的特点 。

基于ARM的数字存储示波器设计

研究基于ARM的数字存储示波器的硬件系统设计和软件系统设计.以LPC 2290微控制器为硬件核心,以多任务实时操作系统μC/OS-Ⅱ为软件平台,构建一个完整的嵌入式系统作为数字存储示波器的解决方案.利用精密时钟发生器、高速AD和高速FIFO,借助ARM强大的数据处理能力对输入信号采样数据进行数据处理和波形重建,保证本数字存储示波器具有良好的性能.

数字存储示波器的计算机控制与同步测量

为了实现对单次瞬变电信号的捕捉与传输测量,采用虚拟仪器和传统仪器相结合的方法,通过一块多串口卡和一块多功能数据采集卡,将一台计算机和多台数字存储示波器连接起来,组建了一个通用的可扩展的基于计算机的仪器控制与同步测量系统,不仅能完成以前不能完成的测量任务,而且还可以对测量数据进行自动处理、计算以及波形输出等。结合阶跃电压信号在同轴电缆中传输速度的测量实例,详细地介绍了测量系统的标定过程,并对波形畸变的原因和系统测量误差进行了分析。

基于ARMS3C2410与EPM7128的虚拟数字存储示波器设计

为解决传统示波器功能单一,不能存储、再现、分析和处理波形等问题,设计了基于ARMS3C2410与复杂可编程逻辑器件(CPLD)技术的虚拟数字存储示波器。由数据采集卡和运行于PC机上的应用测试程序组成,主要以ARMS32410和CPLD-EPM7128SLC84为控制核心,采用高速A/D转换芯片AD9283和快速缓存存储器FIFO设计数据采集卡,通过USB总线实现与PC机通信;运用LabVIEW软件开发虚拟示波器的控制面板及应用程序。经过实验验证,各模块实验结果均较为理想,满足设计要求。