期刊文献+
共找到16篇文章
< 1 >
每页显示 20 50 100
栅控二极管ESD工艺优化方法研究 被引量:1
1
作者 贺琪 赵晓松 +2 位作者 张庆东 顾祥 赵杨婧 《固体电子学研究与进展》 CAS 北大核心 2023年第4期366-369,共4页
为解决通过更改器件设计来提升电路抗静电放电(ESD)能力时成本高的问题,从栅控二极管的工艺出发,研究CAN总线电路抗ESD能力提升方法。通过TCAD仿真,评估了沟道掺杂对于栅控二极管抗ESD能力的影响,发现调整ESD离子注入工艺可以优化栅控... 为解决通过更改器件设计来提升电路抗静电放电(ESD)能力时成本高的问题,从栅控二极管的工艺出发,研究CAN总线电路抗ESD能力提升方法。通过TCAD仿真,评估了沟道掺杂对于栅控二极管抗ESD能力的影响,发现调整ESD离子注入工艺可以优化栅控二极管导通电阻,提高ESD保护窗口内的泄流能力,将电路抗ESD能力从2000 V提高到3000 V,为电路级芯片的失效问题提供了一种解决方案。 展开更多
关键词 静电放电 栅控二极管 制器局域网 传输线脉冲 绝缘层上硅
下载PDF
基于栅控二极管研究碲镉汞器件表面效应 被引量:1
2
作者 李雄军 韩福忠 +7 位作者 李东升 李立华 胡彦博 孔金丞 赵俊 朱颖峰 庄继胜 姬荣斌 《红外与毫米波学报》 SCIE EI CAS CSCD 北大核心 2017年第3期295-301,共7页
采用不同工艺生长了CdTe/ZnS复合钝化层,制备了相应的长波HgCdTe栅控二极管器件并进行了不同条件下I-V测试分析.结果表明,标准工艺制备的器件界面存在较高面密度极性为正的固定电荷,在较高的反偏下形成较大的表面沟道漏电流,对器件性能... 采用不同工艺生长了CdTe/ZnS复合钝化层,制备了相应的长波HgCdTe栅控二极管器件并进行了不同条件下I-V测试分析.结果表明,标准工艺制备的器件界面存在较高面密度极性为正的固定电荷,在较高的反偏下形成较大的表面沟道漏电流,对器件性能具有重要的影响.通过钝化膜生长工艺的改进有效减小了器件界面固定电荷面密度,使HgCdTe表面从弱反型状态逐渐向平带状态转变,表面效应得到有效抑制,器件反向特性获得显著改善.此外,基于最优的工艺条件制备的器件界面态陷阱数量得到大幅降低,器件稳定性增强;同时器件R_0A随栅压未发生明显地变化. 展开更多
关键词 长波碲镉汞 表面钝化 栅控二极管 I-V R0A
下载PDF
复合栅控二极管新技术提取热载流子诱生的NMOS/SOI器件界面陷阱的横向分布
3
作者 何进 张兴 +1 位作者 黄如 王阳元 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2002年第3期296-300,共5页
提出了用复合栅控二极管新技术提取 MOS/ SOI器件界面陷阱沿沟道横向分布的原理 ,给出了具体的测试步骤和方法 .在此基础上 ,对具有体接触的 NMOS/ SOI器件进行了具体的测试和分析 ,给出了不同的累积应力时间下的界面陷阱沿沟道方向的... 提出了用复合栅控二极管新技术提取 MOS/ SOI器件界面陷阱沿沟道横向分布的原理 ,给出了具体的测试步骤和方法 .在此基础上 ,对具有体接触的 NMOS/ SOI器件进行了具体的测试和分析 ,给出了不同的累积应力时间下的界面陷阱沿沟道方向的横向分布 .结果表明 :随累积应力时间的增加 ,不仅漏端边界的界面陷阱峰值上升 ,而且沿沟道方向 。 展开更多
关键词 SOI技术 MOS器件 界面陷阱分布 热载流子效应 复合栅控二极管技术 横向分布
下载PDF
栅控二极管R—G电流法表征SOI—MOS器件埋氧层界面陷阱的敏感性分析
4
作者 何进 Bich-Yen Nguyen 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2001年第10期1292-1297,共6页
通过数值模拟手段,用归一化的方法研究了界面陷阱、硅膜厚度和沟道掺杂浓度对R-G电流大小的影响规律。结果表明:无论在FD还是在PD SOI MOS器件中,界面陷阱密度是决定R-G电流峰值的主要因素,硅膜厚度和沟道掺杂浓度的影响却因器... 通过数值模拟手段,用归一化的方法研究了界面陷阱、硅膜厚度和沟道掺杂浓度对R-G电流大小的影响规律。结果表明:无论在FD还是在PD SOI MOS器件中,界面陷阱密度是决定R-G电流峰值的主要因素,硅膜厚度和沟道掺杂浓度的影响却因器件的类型而导。为了精确地用R-G电流峰值确定界面陷阱的大小,器件参数的影响也必须包括在模型之中。 展开更多
关键词 R-G电流 栅控二极管 界面陷阱 SOI MOSFET器件 敏感性 场效应晶体管
下载PDF
一种栅控二极管结构的暗信号分析
5
作者 胡波 李秋利 《集成电路通讯》 2014年第3期16-18,共3页
采用了一种由P型衬底、N型沟道和P+沟道截止组成的栅控二极管结构,并就影响该结构暗信号的载流子产生复合过程的相关因素进行了分析,讨论了温度、栽流子寿命和表面态密度等因素与暗信号的关系。经分析,可以通过降低功耗或采用制冷... 采用了一种由P型衬底、N型沟道和P+沟道截止组成的栅控二极管结构,并就影响该结构暗信号的载流子产生复合过程的相关因素进行了分析,讨论了温度、栽流子寿命和表面态密度等因素与暗信号的关系。经分析,可以通过降低功耗或采用制冷措施来改良器件。同时,如果用于制作的栅控二极管结构的材料,载流子寿命长,在一定程度上也可以降低栅控二极管结构的暗信号,提升栅控二极管的品质。 展开更多
关键词 栅控二极管 载流子产生复合 暗信号 表面态
下载PDF
抗辐照SOI 256kB只读存储器的ESD设计 被引量:1
6
作者 罗静 颜燕 +2 位作者 罗晟 洪根深 胡永强 《电子与封装》 2011年第9期27-31,共5页
ESD设计技术已成为业界提升SOI电路可靠性的一个瓶颈技术。文章介绍了一款具有抗辐照能力、基于SOI/CMOS工艺技术研制的容量为256kB只读存储器电路的ESD设计方案。结合电路特点详细分析了其ESD设计的难点,阐述了从工艺、器件和电路三个... ESD设计技术已成为业界提升SOI电路可靠性的一个瓶颈技术。文章介绍了一款具有抗辐照能力、基于SOI/CMOS工艺技术研制的容量为256kB只读存储器电路的ESD设计方案。结合电路特点详细分析了其ESD设计的难点,阐述了从工艺、器件和电路三个方面如何密切配合,进行SOI电路ESD设计的分析思路和解决方法。电路基于0.8μm单多晶三层铝部分耗尽SOI/CMOS工艺技术研制成功,采用文中提出的SOI电路的ESD设计思路、方法以及网络,ESD试验结果显示该电路的人体模型ESD等级已经超过了4kV的水平。 展开更多
关键词 静电放电 SOI 栅控二极管 只读存储器
下载PDF
CMOS/SOI64-kB SRAM抗ESD实验 被引量:2
7
作者 汤仙明 韩郑生 +2 位作者 周小茵 海潮和 赵立新 《微电子学》 CAS CSCD 北大核心 2004年第6期636-639,共4页
 设计了一种SOI栅控二极管结构的ESD保护电路,并将其应用到64kBSRAM电路上,进行了管脚摸底实验和电路的整体抗静电实验。通过实验,研究了ESD保护电路各项参数对ESD性能的影响。实验结果表明,这种结构的ESD保护电路的抗ESD能力达到了设...  设计了一种SOI栅控二极管结构的ESD保护电路,并将其应用到64kBSRAM电路上,进行了管脚摸底实验和电路的整体抗静电实验。通过实验,研究了ESD保护电路各项参数对ESD性能的影响。实验结果表明,这种结构的ESD保护电路的抗ESD能力达到了设计要求。 展开更多
关键词 SOI ESD 栅控二极管 SRAM
下载PDF
TFSOI/CMOS ESD研究 被引量:1
8
作者 刘文安 罗来华 +1 位作者 赵文魁 沈文正 《微电子学与计算机》 CSCD 北大核心 2000年第6期36-39,共4页
文章讨论了 TFSOI/CMOS中 ESD电路与常见体硅 ESD电路的主要区别,详细分析了 ESD电路中各个组成部分对整体性能的影响,成功地研制了抗 2000V静电的 ESD保护电路,指出了进一步提高 TFSOI/CMOS ESD抗静电能力的途径。
关键词 ESD 栅控二极管 TFSOI CMOS 保护电路
下载PDF
部分耗尽SOI ESD保护电路的研究 被引量:2
9
作者 汤仙明 韩郑生 《电子器件》 CAS 北大核心 2012年第2期208-211,共4页
为了解决SOI技术的ESD问题,我们设计了一种适用于部分耗尽SOI的栅控二极管结构的ESD保护电路,并进行了ESD实验。通过实验研究了SOI顶层硅膜厚度、栅控二极管的沟道长度和沟道宽度,限流电阻以及电火花隙等因素对保护电路抗ESD性能的影响... 为了解决SOI技术的ESD问题,我们设计了一种适用于部分耗尽SOI的栅控二极管结构的ESD保护电路,并进行了ESD实验。通过实验研究了SOI顶层硅膜厚度、栅控二极管的沟道长度和沟道宽度,限流电阻以及电火花隙等因素对保护电路抗ESD性能的影响,我们发现综合考虑这些因素,就能够在SOI技术上获得良好的抗ESD性能。 展开更多
关键词 绝缘衬底上的硅 静电放电 栅控二极管 人体放电模型
下载PDF
一种新型高速嵌入式动态随机存储器
10
作者 臧松干 王鹏飞 +3 位作者 林曦 刘昕彦 丁士进 张卫 《微电子学》 CAS CSCD 北大核心 2012年第1期50-53,共4页
基于二维器件模拟工具,研究了一种采用栅控二极管作为写操作单元的新型平面无电容动态随机存储器。该器件由一个n型浮栅MOSFET和一个栅控二极管组成。MOSFET的p型掺杂多晶硅浮栅作为栅控二极管的p型掺杂区,同时也是电荷存储单元。写&quo... 基于二维器件模拟工具,研究了一种采用栅控二极管作为写操作单元的新型平面无电容动态随机存储器。该器件由一个n型浮栅MOSFET和一个栅控二极管组成。MOSFET的p型掺杂多晶硅浮栅作为栅控二极管的p型掺杂区,同时也是电荷存储单元。写"0"操作通过正向偏置二极管实现,而写"1"操作通过反向偏置二极管,同时在控制栅上加负电压使栅控二极管工作为隧穿场效应晶体管(Tunneling FET)来实现。由于正向偏置二极管和隧穿晶体管开启时接近1μA/μm的电流密度,实现了高速写操作过程,而且该器件的制造工艺与闪烁存储器和逻辑器件的制造兼容,因此适合在片上系统(SOC)中作为嵌入式动态随机存储器使用。 展开更多
关键词 嵌入式动态随机存储器 栅控二极管 隧穿场效应晶体管
下载PDF
深亚微米SOI工艺ESD防护器件设计 被引量:2
11
作者 米丹 周昕杰 +2 位作者 周晓彬 何正辉 卢嘉昊 《电子与封装》 2021年第5期56-62,共7页
在集成电路设计领域,绝缘体上硅(SOI)工艺以其较小的寄生效应、更快的速度,得到广泛应用。但由于SOI工艺器件的结构特点及自加热效应(SHE)的影响,其静电放电(ESD)防护器件设计成为一大技术难点。当工艺进入深亚微米技术节点,基于部分耗... 在集成电路设计领域,绝缘体上硅(SOI)工艺以其较小的寄生效应、更快的速度,得到广泛应用。但由于SOI工艺器件的结构特点及自加热效应(SHE)的影响,其静电放电(ESD)防护器件设计成为一大技术难点。当工艺进入深亚微米技术节点,基于部分耗尽型SOI(PD-SOI)工艺的ESD防护器件设计尤为困难。为了提高深亚微米SOI工艺电路的可靠性,开展了分析研究。结合SOI工艺器件的结构特点,针对性地进行了ESD防护器件选择,合理设计了器件尺寸参数,并优化设计了器件版图。使用该设计的一款数字电路,通过了4.5 k V人体模型(HBM)的ESD测试。该设计有效解决了深亚微米SOI工艺ESD防护器件稳健性弱的问题。 展开更多
关键词 深亚微米 SOI工艺 自加热效应 ESD防护器件 栅控二极管
下载PDF
Dependence of R-G Currenton Bulk Traps Characteristics and Silicon Film Structure in SOI Gated-Diode
12
作者 何进 黄如 +2 位作者 张兴 孙飞 王阳元 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2001年第1期18-24,共7页
The dependence of the Recombination- Generation( R- G) current on the bulk trap characteristics and sili- con film structure in SOI lateral p+ p- n+ diode has been analyzed num erically by using the simulation tool,D... The dependence of the Recombination- Generation( R- G) current on the bulk trap characteristics and sili- con film structure in SOI lateral p+ p- n+ diode has been analyzed num erically by using the simulation tool,DESSIS- ISE.By varying the bulk trap characteristics such as the trap density and energy level spectrum systematically,the dependence of the R- G current on both of them has been dem onstrated in details.Moreover,the silicon film doping concentration and thickness are changed to make silicon body varies from the fully- depletion m ode into the partial- ly- depletion one.The influence of the transfer of silicon body characteristics on the R- G currenthas also been care- fully examined.A better understanding is obtained of the behavior of bulk trap R- G current in the SOI lateral gat- ed- diode. 展开更多
关键词 R- G current bulk trap energy level silicon film structure SOI gated- diode
下载PDF
Channel Lateral Pocket or Halo Region of NMOSFET Characterized by Interface State R G Current of the Forward Gated Diode
13
作者 何进 黄爱华 +1 位作者 张兴 黄如 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2001年第7期826-831,共6页
The channel lateral pocket or halo region of NMOSFET characterized by interface state R G current of a forward gated diode has been investigated numerically for the first time.The result of numerical analysis demons... The channel lateral pocket or halo region of NMOSFET characterized by interface state R G current of a forward gated diode has been investigated numerically for the first time.The result of numerical analysis demonstrates that the effective surface doping concentration and the interface state density of the pocket or halo region are interface states R G current peak position dependent and amplitude dependent,respectively.It can be expressed quantitatively according to the device physics knowledge,thus,the direct characterization of the interface state density and the effective surface doping concentration of the pocket or halo becomes very easy. 展开更多
关键词 forward gated diode R G current MOSFET pocket or halo implant region interface states effective surface doping concentration
下载PDF
New Forward Gated-Diode Technique for Separating Front Gate Interface- from Oxide-Traps Induced by Hot-Carrier-Stress in SOI-NMOSFETs
14
作者 何进 张兴 +1 位作者 黄如 王阳元 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2002年第1期11-15,共5页
The front gate interface and oxide traps induced by hot carrier stress in SOI NMOSFETs are studied.Based on a new forward gated diode technique,the R G current originating from the front interface traps is me... The front gate interface and oxide traps induced by hot carrier stress in SOI NMOSFETs are studied.Based on a new forward gated diode technique,the R G current originating from the front interface traps is measured,and then the densities of the interface and oxide traps are separated independently.The experimental results show that the hot carrier stress of front channel not only results in the strong generation of the front interface traps,but also in the significant oxide traps.These two kinds of traps have similar characteristic in increasing with the hot carrier stress time.This analysis allows one to obtain a clear physical picture of the effects of the hot carrier stress on the generating of interface and oxide traps,which help to understand the degradation and reliability of the SOI MOSFETs. 展开更多
关键词 SOI NMOS device hot carrier effect interface traps oxide traps gated diode
下载PDF
Forward Gated-Diode Monitoring of F-N Stressing-Ind uced Interface Traps of NMOSFET/SOI
15
作者 何进黄 爱华 +1 位作者 张兴 黄如 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2001年第8期957-961,共5页
The forward gated-diode R-G current method is used to monitor the F-N stressing-induced interface traps of NMOSFET/SOI.This simp le and accurate experiment method can directly give the interface trap density i nduced... The forward gated-diode R-G current method is used to monitor the F-N stressing-induced interface traps of NMOSFET/SOI.This simp le and accurate experiment method can directly give the interface trap density i nduced by F-N stressing effect for characterizing the device's reliability.For the measured NMOS/SOI device with a body structure,an expected power-law relati onship as Δ N it - t 0 4 between the pure F-N stressing-indu ced interface trap density and the accumulated stressing time is obtained. 展开更多
关键词 F-N effect stressing-induced interface tra p density R-G current gated-diode MOSFET/SOI
下载PDF
SOI基栅控横向PIN蓝紫光探测器的工艺实现与特性研究
16
作者 贾新亮 唐俊龙 +4 位作者 李洁颖 彭永达 王振宇 肖海鹏 谢海情 《电子技术(上海)》 2018年第4期37-38,36,共3页
利用SILVACO软件的两个组件ATHENA和ATLAS对SOI基栅控横向PIN蓝紫光探测器进行工艺实现和特性研究。利用ATHENA模块完成各工艺步骤以及退火工艺,最终实现整个器件。利用ATLAS模块对ATHENA得到的器件结构进行光、暗电流模拟仿真。并与软... 利用SILVACO软件的两个组件ATHENA和ATLAS对SOI基栅控横向PIN蓝紫光探测器进行工艺实现和特性研究。利用ATHENA模块完成各工艺步骤以及退火工艺,最终实现整个器件。利用ATLAS模块对ATHENA得到的器件结构进行光、暗电流模拟仿真。并与软件建模仿真结果进行对比研究,验证工艺实现的有效性。 展开更多
关键词 蓝紫光探测器 横向PIN光电二极管 绝缘衬底硅 工艺实现
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部