新型多功能厘米波频率合成器设计

该文介绍了一种新型多功能厘米波频率合成器,利用锁相倍频的方式,首次将直接数字频率合成器(DDS)输出的连续波(步进1 MHz)、常规脉冲、重频抖动、重频参差、双脉冲、捷变频信号、组变信号、二相编码和线性调频等信号搬移至0.8~18 GHz频段,外形尺寸为76 mm×70 mm×10 mm,体积约为传统类似频率综合器项目的1/20,具有工作频带宽、频率高、体积小等优点。

基于改进型RBF神经网络的直接数字频率合成器设计

提出了一种基于改进型径向基函数(Radial basis function,RBF)神经网络的高性能直接数字频率合成器,相比于传统的直接数字频率合成器避免了相位截断误差并降低了资源消耗。为了进一步提高RBF神经网络的训练效率及稳定性,提出一种改进型的RBF神经网络训练算法。该算法在粗调阶段,利用K-means++算法快速确定初始激活函数中心,使激活函数中心分布更加合理;在细调阶段则采用L-BFGS-B算法,对粗调阶段得到的最佳中心进行精细调整,进一步降低输出误差。通用FPGA平台的实验结果表明,基于改进型RBF神经网络的直接数字频率合成器当输出时钟频率为1.53 MHz时,无杂散动态范围为85.26 dB,相位噪声为-90.50 dBc/Hz@100 kHz,且无需占用额外ROM资源。

混合集成YIG频率合成器设计

将YIG振荡电路与控制单元、锁相单元进行混合集成制作频率合成器。首先介绍了YIG频率合成器的基本原理,在此基础上提出了混合集成的设计思路和具体设计措施。重点提出采用“永磁偏置”和“无加热器”方案降低体积和功耗,采用“均磁”措施提升磁场均匀性,采用YIG小球与永磁体互补法降低频率温漂,实现了YIG频率合成器的小型化和低功耗设计。其体积较常规YIG频率合成器减小约2/3,功耗仅约3.6 W,相位噪声性能与常规YIG频率合成器相当。最后指出了这种混合集成一体化结构设计的适用性,即混合集成一体化结构设计思想不仅适用于YIG频率合成器,也适用于多功能YIG滤波组件的集成化设计,但也存在不足和局限性。

一种高频锁相频率合成器的设计与实现

为满足高频率信号基准的需求,设计了5.5GHz频率的锁相频率合成器。采用电荷泵锁相环(CPPLL)为核心器件,组合适配的压控振荡器(VCO),再搭配环路滤波器与反馈网络,并且使用MCU控制板与上位机软件进行参数配置,完成了目标频率的输出。实践证明方案可行有效,输出的信号频率不仅误差小,并且具有较好的杂散抑制,可为同类方案的设计和调试提供一定参考。

Ka频段小型化低功耗超宽带低相位噪声频率合成器的设计

传统的频率合成器设计难以兼顾小型化、低功耗、超宽带且低相位噪声的集成需求,因此研究频率合成器的设计原理,详细剖析频率合成器的关键电路设计方法。实验结果表明,所提出的频率合成器不仅成功覆盖了Ka频段,而且在100 Hz偏移下展现出的相位噪声水平优于-76 dBc·Hz^(-1),加之操作过程中的动态功耗被控制在不超过5 W的范围内,符合设计需求。

基于Matlab的锁相环频率合成器教学实践

通信系统性能好坏很大程度上取决于有没有一个良好的同步系统。在“通信原理”课程中提到了基于锁相环的同步系统,但是对这部分内容介绍简单,没有系统的推导以及结论。基于Matlab的锁相环系统,能够得到不同参数下的锁相环的环路滤波器幅频响应和闭环响应,在Simulink工具箱中,设计一个基于锁相环的频率合成器,让学生可以较好地掌握锁相环相位锁定的原理以及同步系统,为“通信原理”课程学习提供了支持。

基于QT的频率合成器自动测试系统研究与设计

针对现有某设备频率合成器模块的测试主要依赖人工测试,存在测试过程复杂、重复操作较多、效率低下且人为获取结果容易造成偏差或错误及产品性能可靠性不高等问题,研究设计了一种基于应用程序开发框架(Qt Toolkit,QT)的自动测试系统。通过设计测试工装,调用VISAI/O库与编写SCPI命令完成对测试工装、仪器仪表和频率合成器的程控设置,实现测试指令的自动下发及测试结果的自动获取、分析与处理。验证结果表明,该系统具有效率高、稳定性强、可靠性高等优点,为产品的生产交付提供了坚实有效的保障,具有重要的实用价值。

一种小体积X波段频率合成器设计

介绍了一种小体积频率合成器的设计,该频率合成器通过直接数字频率合成器(DDS)产生线性调频信号,通过锁相环产生固定二本振信号,通过锁相环(PLL)与2倍频器产生一本振信号,通过变频部分完成二次混频产生射频激励信号。同时采用现场可编程门阵列(FPGA)完成DDS控制以及与系统通讯,电源控制部分产生各种电源。

一种小型化宽频带频率合成器的国产化替代设计

由于国产化要求越来越高,基于微波毫米波系统的频率合成器的设计不仅需要满足小型化、宽频带等要求,更需要能够实现芯片选型的国产化。文章介绍了进口和国产化两种X~K波段频率合成器的设计方案及芯片选型。两种X~K波段频率合成器是采用锁相环技术实现的,都具有频带宽、相位噪声低、杂散低等特点。主要指标:进口产品输出频率范围为10GHz~20GHz,国产化产品输出频率范围为8GHz~20GHz,在偏离1KHz处相位噪声都要优于-97dBc/Hz,同时在偏离10KHz处相位噪声优于-100dBc/Hz,杂散抑制优于70dBc。由最后的测试结果可知,采用国产芯片设计的频率合成器与进口芯片设计产品相比性能相似且体积更小,可以很好的替代实现相关功能。

基于4046A的频率合成器仿真设计与实现

为深度学习锁相环的原理和应用,阐述了锁相环与锁相环频率合成器电路工作原理,利用4046A锁相环芯片设计频率合成器的仿真实验和实际测试,并对仿真实验波形进行了分析,在实践过程中对锁相环与频率合成器有进一步的了解与认知。实验结果表明,基于4046A的频率合成器设计易行且调试方便,有很大的实用价值。

L波段快速锁定频率合成器的设计与实现

快速锁定频率合成器是跳频通信的关键参数,研究新的快速锁定频率合成技术对提高抗干扰通信具有现实意义。笔者提出了一种采用自适应精确预置技术的快速锁定频率合成器实现方法,并进行了工程实现,最后给出了测试结果。

Ka频段小型化低功耗超宽带低相位噪声频率合成器的设计与实现

提出一种小型化低功耗超宽带低相位噪声频率合成器的设计方法。设计一个输出频率为50 MHz~20 GHz、跳频步进1 Hz、@20 GHz相位噪声为≤-100 dBc/Hz@1 kHz和≤-110 dBc/Hz@10 kHz的超宽带低相位噪声频率合成器。利用小数分频锁相环和直接式频率合成技术,实现了频率合成器的设计。经测试,技术指标均优于设计要求。

频率合成器技术发展动态

介绍了频率合成器的种类、技术发展动态;分析比较了国内外频率合成器的发展现状,并对我国频率合成器的发展提出了建议。

基于集成频率合成器的锁相环设计

本文介绍了采用直接数字频率合成器(DDS)和集成锁相频率合成器PE3236设计2.4G-4.4GHz本振信号源的新方法,与传统采用小数分频的设计方法相比,具有电路简单、功耗低、体积小等优点,经制作实验电路板验证,试验电路的单边带相位噪声和频率分辨率都达到了预先的设计要求,试验取得了预期的效果。

多带超宽带OFDM系统射频频率合成器的研制

针对通信系统中使用的传统锁相式频率合成器难同步的缺点,提出了采用直接数字频率合成器(DDS)和锁相环(PLL)技术设计应用于多带一正交频分复用超宽带(MB-OFDM UWB)系统的射频频率合成器方案,并研制了用于试验的合成器。该方案可有效解决系统射频电路的同步问题,提高频率分辨率,降低相位噪声,改善载波频偏对 OFDM 系统影响,提高系统性能,同时还可以降低基带算法的复杂度。仿真与测试结果表明,该频率合成器指标满足 MB-OFDM UWB 系统要求,可应用于实用系统中。

用于W-CDMA移动终端的双环频率合成器

围绕第三代移动通信系统 W-CDMA移动台中的频率合成器进行研究 ,采用美国国家半导体公司的小数分频双锁相环路 LMX2 3 5 0设计了专用于 W-CDMA移动台的集成化双锁相环路频率合成器。内容包括锁相式频率合成器的环路设计和仿真 ,射频压控振荡器以及中频压控振荡器的设计和仿真。最后给出了集成化双锁相环路频率合成器应用于直接射频调制发射 /接收中频解调方案 W-CDMA移动台的实验结果。

频率合成器的现状及发展(英文)

介绍了频率合成器在国内外的发展现状,总结目前国内各种频率合成器中所采用的频率合成设计技术,并根据技术的发展分析了频率合成器的发展趋势。

基于改进CORDIC算法实现高速直接数字频率合成器

设计实现了一种高速直接数字频率合成器。利用混合CORDIC算法的思想,用混合角度集代替传统正切角度集,并讨论了在二进制格式下的中间值,采用改进的混合差分CORDIC算法实现了相位幅度的转换。在确保算法的迭代精度和收敛区间的前提下,避免了传统算法中旋转方向依赖于上一次迭代的现象,提高了数据的吞吐量;同时消除了常用冗余算法引进额外电路的情况。分析了采用CORDIC算法所带来的误差,综合考虑精度和电路复杂度,确定字长和迭代次数获得14位的输出有效位。经0.18μm6M2P CMOS工艺流片,在1GHz的工作频率下,输出信号在98.6MHz处,SFDR为68.39dB,整个芯片面积为4.19mm×3.17mm。

基于改进混合式CORDIC算法的直接数字频率合成器设计

提出一种新的面积优化的直接数字频率合成器设计方案.采用改进混合式CORDIC算法,通过削减旋转相位判断电路和乘法单元,改进和调整相位旋转误差,并利用简单的移位和加/减电路完成复杂的幅度修正,降低了电路复杂度,缩减了电路规模.结构上采用流水线式多级循环迭代技术,实现移位和加/减电路的高度复用.实验结果表明本方法输出频谱杂散小于-70dB,并在运算速度和资源利用率上具有一定的优势.该设计已成功用于宽带网络SoC芯片的频率调制模块.

X～Ku波段宽覆盖捷变频频率合成器研制

提出了一种宽相对覆盖、低相位噪声的捷变频频率合成方法。该方法首先利用混频锁相环方法进行宽带锁相得到低相噪性能与捷变频性能,进而针对混频锁相环在宽覆盖情况下环路带宽急剧变化而导致系统相噪和捷变频性能下降的问题,提出实时调节锁相环电路的鉴相增益,以对压控振荡器的等效压控增益非线性进行补偿,从而实现在宽覆盖范围内锁相环环路带宽基本保持恒定,即确保所覆盖范围内低相噪性能与捷变频性能的一致性。基于本方法研制实现的11.1～13.1GHz,最小步进10MHz的宽覆盖合成器全范围环路带宽基本保持在600kHz,输出信号相噪优于?83dBc/Hz@1kHz,捷变频时间小于10μs。