基于高速采样装置的电力电缆局放故障定位研究

电力系统作为支撑我国经济高速发展的关键设施,在电力系统日常运行中,相关人员需要重视电力系统的维修与保养工作。在传统的故障检测与信号采集中,信号采样的频率有限,存在无法准确定位故障的缺陷。而高速采样装置的出现,为电力电缆局放故障定位提供了新的研究方向,工作人员能够利用这种装置实现对电缆局放故障的精准定位,进而提升故障维修效率,保证电力系统的稳定运行。

高速采样信号数字内插理论与正弦内插算法研究

高速宽带数字化示波器在高扫速工作时 ,仅能采集信号的的少数样点 .为了看清信号的全貌和精确测量其参数 ,必须在每两个样点之间进行插值 (波形重构 ) .本文从数字信号处理角度 ,研究了高速采样信号数字内插理论、插值滤波器结构、正弦内插算法 .最后给出了计算机仿真的实例及其误差 .

二进制感应分压器及其在高速采样器线性度校准中的应用

交流宽频正弦信号常采用数字采样的方法进行精密测量,需对高速采样器的线性度特性进行校准。针对传统方法中利用十进制感应分压器或交流标准电压表进行校准时存在标准器自身线性度难以确定的问题,研究了用二进制感应分压器对高速采样卡的线性度进行校准的方法。二进制感应分压器可提供高准确度的电压比例,且具有可自校准的特性,文章在介绍其原理的基础上,研究其自校准方法,并实现了在1kHz、10kHz和100kHz的被测信号下对高速采样器的线性度进行校准。

基于异步FIFO的高速采样自适应滤波系统的设计

针对用FPGA实现的高速自适应滤波器与高速ADC数据处理速度不匹配、容易产生串扰等问题,提出了一种基于异步FIFO技术的高速采样自适应滤波系统方案,选用双通道高速AD9238-40作为前置输入级,用片内异步FIFO作高速缓存,用FPGA控制采样与滤波,给出了系统的结构框图,对异步FIFO与采样滤波控制器进行了仿真,并将异步FIFO与采样滤波控制器集成在同一FPGA上,完成了对双通道高速AD9238与自适应滤波器的高速匹配控制。仿真结果表明:该方案既能降低系统的成本,又能有效降低高频可能引起的干扰,对于高速实时电路处理具有一定的参考意义。

基于FPGA的高速采样电路设计与测试

提出利用Xilinx公司新一代现场可编程门阵列(FPGA)-Virtex5芯片对超高速模数转换器ADC08D1500的控制和数据处理方法.实现了ADC08D1500高速稳定的工作和高速被采信号的降速处理,以解决工程中系统采样速率和采样精度问题.详细介绍了布线制板需要注意的特殊问题,最后给出了通过chipscope软件得到的被采信号图,结果显示ADC08D1500性能出色具有高于6.5bit有效位数.设计在工程实践中已经得到使用,并取得了良好的效果.

基于FPGA的高速采样缓存系统的设计与实现

为了提高高速数据采集系统的实时性,提出一种基于FPGA+DSP的嵌入式通用硬件结构。在该结构中,利用FPGA设计一种新型的高速采样缓存器作为高速A/D和高性能DSP之间数据通道,实现高速数据流的分流和降速。高速采样缓存器采用QuartusⅡ9.0软件提供的软核双时钟FIFO构成乒乓操作结构,在DSP的外部存储器接口(EMIFA)接口的控制下,完成高速A/D的数据流的写入和读出。测试结果表明:在读写时钟相差较大的情况下,高速采样缓存器可以节省读取A/D采样数据时间,为DSP提供充足的信号处理时间,提高了整个系统的实时性能。

数字化核能谱测量系统中的核脉冲高速采样方法研究

核能谱测量技术是研究核物理、重离子物理、高能物理及核应用技术的重要方法。在数字化核能谱测量系统中,核脉冲高速采样方法是其关键技术之一,而高速采样又受限于模数转换芯片(A/D芯片)的转换速度和数字化处理芯片的工作频率。主要研究如何通过利用FPGA和多片低速A/D芯片实现单片高速A/D的功能,并通过具体的实验验证了该方法的正确性和可行性,效果良好。

基于CANBUS的高速采样虚拟示波器软件的设计与实现

风电变流器系统非常复杂,要观测的物理量非常多,对监控软件的实时性和稳定性要求较高。该文从实际的工程应用出发,设计了一款适用于风电变流器实时监控的虚拟示波器软件。软件采用VS2010编程,充分利用了MFC的多线程技术和消息机制,为用户提供了友好的人机界面,实现了对风电变流器参数的高速实时采样、实时显示、实时保存等功能,保证了对风电变流器运行状态的实时监控。文中给出了软件的整体构架,详细介绍了软件各个部分的设计与实现,并对软件的运行效果进行了测试,给出了软件的运行效果图。通过测试,虚拟示波器软件波形显示正常,运行稳定,各部分功能满足设计的要求。

5 Gsps高速采样系统的设计与实现

现代通信领域对数据采集系统中的采样速率、传输速度与存储速度以及存储容量等技术指标的要求越来越高。针对高采样速率的需求,采用高速采样芯片EV10AQ190,设计并实现了5 Gsps高速数据采集系统。该系统实现的技术难点主要是高速采样器与FPGA之间的高速数据的传输,针对这一难点,采取了延时调整、串并转换以及数据训练对齐等技术手段,使FPGA能够准确地接收采样数据,为后续的数据处理奠定了基础。对采集系统进行了测试,采样速率达到了5 Gsps。

WIN98环境下肌电图信号高速采样的实现

本文介绍了在WIN98环境下利用微软的设备驱动程序开发包(DDK)开发硬件定时中断处理的虚拟设备驱动程序(VxD)来实现肌电图信号高速采样的方法。VxD和WINDOWS应用程序之间的通讯采用内存共享技术。VxD在后台高速采样,应用程序在前台分析采集信号,从而实现肌电图信号的触发扫描显示方式的采集。

高速采样自适应滤波系统的集成设计与仿真

针对用分立器件构建的高速采样自适应滤波系统容易产生串扰等问题,提出了一种基于片内异步FIFO的集成设计方案。采用双通道高速AD器件AD9238作为输入级,用异步FIFO作缓存,用FPGA进行采样滤波控制。将异步FIFO、采样滤波控制器及自适应滤波器集成在同一FPGA上,并给出了电路图,实现了采样、自适应滤波的高速匹配控制,并在QuartusII软件上进行了仿真。结果表明:该方案既能有效地降低高频可能引起的串扰,又能降低系统的成本。

高速采样系统若干设计问题研究

本文简要介绍了高速采样系统的组成及各个功能单元的用途,然后着重分析了高速采样系统中几个关键部分设计时需注意的问题,并从设计经验的角度给以了问题解决的思路意见,其描述的内容对实际系统建设具有指导作用。

高速采样存储中DDR2 SDRAM控制器的设计分析

通过比较,说明了二代双数据速率动态随机存储器(DDR2 SDRAM)的优势与特点。结合高速采样存储卡,介绍了板卡和存储控制器的硬件设计方案,重点阐述了关键技术和设计实现方法。对照时序仿真结果介绍了存储控制器的控制过程。最后总结了控制器模块达到的性能。

高速采样系统实时存储设计

本文结合具体实例详细介绍了高速采样系统实时存储设计的设计方法,重点分析了高速采样系统实时存储设计的实现过程,从设计经验的角度剖析了设计实现的关键过程和注意事项。本设计方法已在多个数据采集系统中得以应用和验证,对类似实时存储系统的应用设计具有借鉴作用。

基于MAX108的高速采样信号的完整性分析

针对信号的高速采集不易实现这一问题,设计了一种基于MAX108的高速数据采集系统,详细的介绍了MAX108的特性与工作模式,分析了阻抗不匹配及阻抗不连续对系统的影响,采用高速PCB设计方法保证信号的完整性,实现了采样频率为600 MHz时的信号采集。

基于DSP+FPGA的高速采样系统设计

对飞轮转子位移信息的采样检测是保证飞轮储能系统(FESS)高速、稳定运行的关键。利用数字信号处理器(DSP)的计算能力和现场可编程门阵列(FPGA)的并行处理能力,采用主从设计方式,提出了一种基于DSP和FPGA的多通道、高速采样系统的实现方法;阐述了系统的模块功能、硬件布局、软件设计以及对高速AD芯片THS1207的控制方式。实验证明了设计的系统能够实现多通道、高速采样的要求。

高速采样A/D转换器

高速采样Ａ／Ｄ转换器是集Ｓ／Ｈ放大器和高速Ａ／Ｄ转换器于一体的高速数据采集子系统，是模拟系统与数字系统接口的关键部件，应用方便、广泛。它既是通用ＩＣ，又是ＡＳＩＣ，是数据转换器的一个重要发展方向。文章主要叙述高速采样Ａ／Ｄ转换器的产生、发展、性能指标、结构、制造技术和应用。

MAX1449在高速采样系统中的应用

给出了一种基于MAX1449芯片的高速AD采样电路的设计方法,该电路采用CPLD作为采样控制器,结构简单,功耗低,抗干扰能力强,保密性良好,采样频率可达100MHz,可广泛应用于高速数据采集系统。

基于FPGA的高速采样系统实现

介绍一种应用于激光回波数据采集的两路双通道250MHz高速采样电路设计及基于FPGA的控制与数据处理的实现方法。阐述了采样系统的设计实现、硬件布局布线,并提出对IDDR加物理与时序约束条件和利用异步复位来同步采样数据接收使能信号的方法,从硬件和软件两方面保证采样数据的同步传输。仿真和实验结果表明,该高速采样系统的设计性能稳定,数据传输的同步性理想,设计达到了预期的效果。

低成本地下电缆故障测距高速采样电路设计

针对电缆故障检测低压脉冲法对信号采样的需求,设计了一套低成本200 MHz高速采样模块,其中包括信号调理电路、高速ADC、FPGA、时钟分配网络。利用时钟分配网络驱动采样模块,FPGA实现单个周期内的数据采样、读取及存储。并且采取优化拓扑结构、添加端接电阻及阻容耦合电路等措施,解决了时钟分配网络的信号完整性问题。样机的测试结果表明,采样模块可以满足电缆故障测距的相关要求。