高速ADC电路的低功耗设计与优化技术

在当今信息时代,高速模数转换器(Analog-to-Digital Converter,ADC)在数字信号处理系统中扮演着至关重要的角色,其性能直接关系到系统的整体性能和功耗。文章研究了高速ADC电路的低功耗设计和优化问题,提出了一种在电路中通过降低静态功耗和动态功耗来实现低功耗目标的设计方法。该方法具体包括电源管理的优化、低功耗器件的采用和时钟分布的优化等技术手段。这种方法有效降低了电力消耗,同时提高了ADC性能,具有一定的实用意义。

高速ADC的性能测试

针对某信号处理机中的高速A/D转换器(ADC)的应用,利用数字信号处理机的硬件平台,采用纯正弦信号作为输入信号,用数字信号处理器(DSP)控制采样,并将A/D转换后的数据存储,进行FFT变换,进而来分析ADC的信噪比及有效位数。该测试方法具有全数字、可编程、精确度高等优点,是较为先进的测试方法。

多阶微分采样及其在高速ADC系统中的应用

首先阐明了多阶微分采样的原理,给出了更为简洁的完美重构条件。然后根据该条件导出了多阶微分采样完美重构滤波器组的频谱响应和理想的冲激响应。对理想滤波器的冲激响应进行了延迟、截断和加窗来得到可实现的有限冲激(F IR)重构滤波器组,从而实现了高速的多阶微分采样型ADC系统。理论分析和仿真结果说明本文设计的重构滤波器组可以对多阶微分采样进行很好的重构,整个系统信纳比(S INAD)平均可达83.3 dB,无伪波动态范围(SFDR)平均达102.7 dB。

基于EV10AQ190的高速ADC接口设计

针对E2V公司的高速ADC芯片EV10AQ190,提出了一种高速ADC接口电路设计方案。首先简要介绍了高速ADC芯片EV10AQ190技术特点,然后重点叙述了影响高速ADC接口电路性能的两大关键技术:FPGA片同步技术和多路ADC校正技术,最后给出了硬件调试及实验结果。实验结果表明,该高速ADC接口电路采样率可稳定工作在4GHz以上。这种方案已成功应用到某宽带雷达回波模拟系统的设计中。

12位高速ADC存储电路设计与实现

在高速数据采集中,高速ADC的选用和数据的存储是两个关键问题。本文介绍一种精度为12位、采样速率达25Msps的高速模数转换器AD9225,并给出其与8位RAM628512存储器的接口电路。由于存储操作的写信号线是关键所在,故给出其详细的获取方法。

高速ADC交叉采样控制器的FPGA实现

设计了2通道和4通道高速ADC交叉采样控制器,可以把采样速率分别提高到2倍和4倍。对高速ADC,使用CPU无法满足速度要求,所以使用FPGA实现控制。控制器使用了FPGA片内锁相环产生具有等相位差的采样时钟、输出时钟和控制信号,对输入的ADC交叉采样数据进行交叉处理,然后输出合成的高速采样数据。仿真结果表明,这种交叉采样的控制算法是可以实现的。

C8051F020高速ADC采样的代码优化

在应用C8051F020的片内高速ADC进行时间序列采样时,编写代码使ADC工作于最高速度是一个难题。本文从ADC的C语言中断模式的驱动代码设计开始,分析对应的汇编语言中消耗CPU的主要步骤,研究ADC采样的优化方式。经过验证,通过使用额外定时器可以优化ADC采样结束时机的控制;而在时间关键场所,因为减少了现场保护和恢复的操作代码,查询方式比中断模式具有更高的时间效率。

基于DSP技术的高速ADC动态测试平台设计

频域动态测试法是基于数字信号处理技术的高速模数转换器动态参数测试法之一,该方法能快速准确评估高速ADC的性能。利用PC、DSP芯片和FIFO芯片,设计和搭建了一套操作简易的高速ADC动态测试平台,完成了硬件设计以及相关测试软件编程,实现了对高速ADC9480(8位)的频域动态测试。该方法结合了MATLAB和串口通信两者优势,可以方便快捷地对ADC动态性能进行测试。测试结果表明该动态测试平台可行且操作简便。

多通道高速ADC电路PCB设计技术浅谈

ADC是将模拟信号转换为数字信号的芯片,它在电路系统中的作用决定了它必然和其它大量数字电路一起使用,所以在其PCB设计中除了需要考虑一般PCB设计中要注意的问题之外,还要在多方面引起特别注意,尤其是在高速应用中[1]。本文就针对多通道高速ADC电路设计的特点,以E2V公司的EV10AQ190芯片为例,重点讨论了包含多通道高速ADC的硬件电路设计中印刷电路板布局时所必须引起注意的问题,包括数字地和模拟地,数字电源和模拟电源的处理,ADC输入信号的隔离问题,采样时钟的处理和输出信号的阻抗匹配等问题[2]。

高速ADC驱动电路建立时间的准确测量

为了提高建立时间的测量精度,提出了一种新型测量方法.该方法直接用ADC多次采样运放的输出信号,通过采样边缘移动的方法得到ADC的采样序列,最后通过采样序列绘制建立时间曲线,从而有效去除测试仪器寄生电容和电感的影响,提高测量的精确度.

高速ADC电路设计分析

本文主要是从实际应用的角度分析高速ADC电路的设计方法。以一款非常经典的ADC电路设计入手展开分析,从分模拟输入,时钟和供电三部分的设计分别加以分析。通过对高速ADC电路设计的分析使其在能够更好的应用于电路设计中。

信号处理机的高速ADC模块动态性能在线测试

本文介绍了一种基于DSP技术在线测试信号处理机的高速ADC转换电路动态性能参数的方法。实现了电路板的ADC器件及周边电路性能的在线评估,对工程实践有一定的指导作用。

一种基于片同步技术的高速ADC与FPGA互连方法

针对多通道高速采样器AD9653的高速串行数据接口特点,利用Xilinx公司Kintex-7系列FPGA的片同步技术,设计实现了一种多通道高速ADC与FPGA之间的数据传输方法。介绍了高速ADC与FPGA互连的组成及工作原理,着重描述了基于片同步技术实现数据互连高速传输的方法,最后通过仿真与板级验证了接口工作的正确性。

基于ATE的8位超高速ADC动态参数测试

提出了一种采用Advantest 93000型自动测试设备,配合外挂高性能信号源SMA100A,对8位1.5GS/s超高速ADC进行动态参数测试的方案。该方案使用外挂信号源,提供采样时钟和模拟输入信号,解决了93000与外部信号源之间输入信号不同步,以及两者频率差异导致的采样不稳定问题,有效提升了93000测试超高速ADC动态参数的能力,可广泛应用于超高速ADC量产测试。

Mentor软件在高速ADC板设计中的应用

本文介绍了基于Mentor公司的软件包进行1GHz高速ADC板的设计,并从硬件设计和软件仿真两个方面介绍了设计思想。

一种用于高速ADC INL/DNL测试的新方法

随着高速ADC器件的不断出现,传统的低速ADC器件测试评价方法已经越来越不适用。为从工程上实现高速ADC器件的测试评价,提供了一种高速ADC器件关键参数评价INL、DNL的新方法,详细分析了新算法的原理和正确性。目前这些算法已经大量应用到实际高速ADC器件的测试评价中去,解决了高速ADC器件难以评价的问题。

基于ADS54T02的高速ADC接口设计

基于TI公司的ADC芯片ADS54T02,提出了一种应用于LTE-Advanced宽带的高速率高精度ADC接口设计及实现。首先简要介绍了选用的高速ADC芯片的技术特点;然后重点叙述了ADS54T02芯片在反馈Burst模式下的工作原理和设计方案,利用XILINX公司的Kintex-7系列FPGA完成高速ADC接口设计;最后进行了硬件系统的实验测试,验证接口能够正常稳定工作。该方案也在LTE的基站设备中广泛应用。

基于光学时钟技术的高速ADC系统的研究

时间交替模数转换器(time-interleaved analog-to-digital converter, TIADC)是一种有效地提高模数转换器采样频率的方法,但是通道间的采样时间相对误差严重影响了系统性能。基于光学时钟技术的高速ADC技术主要是利用光脉冲信号的高重频、窄脉宽和低时间抖动特性。提出了一种基于光学时钟技术的TIADC系统的设计方案,利用不同的光纤长度产生精准时间间隔的采样信号,并通过搭建一个四通道TIADC来验证方案的可行性。实验结果表明,该光时钟分配系统可以提供小于16 ps的四通道时钟信号,能够很好地实现四通道高速ADC系统。

基于硬件增强设计的高速ADC测试技术研究

针对高速ADC的精准评价与降低硬件测试平台对ADC的性能损伤需求,通过对高速ADC测试平台硬件损伤的定性分析,对板级阻抗、输入衰减网络、通道间隔离度及数字输出对指标影响做理论推导。根据定性分析和理论指导,对高速ADC的硬件做增强型设计。以双通道1.5 GSPS,10位ADC实施增强设计及系统级验证,测试结果表明:输入链路阻抗、衰减网络的优化可获得0.6 dB链路增益;输入链路与时钟链路间隔离度优化获得>3 dB底噪收益;链路中串接功率补偿模块可明显抑制杂散。这为高速ADC性能的可靠评估提供了有效参考。

基于局部放电测试设备的高速ADC电源设计

在设计局部放电测试设备的过程中,根据ADC芯片生产厂家要求提供的线性电源,存在极其低下的效率问题。并且在信号处理器高速外围接口的影响下模拟信号不可避免的依然容易受到数字信号的影响,从而产生数字干扰误差。本文通过多次试验研究,总结出来了一些先进的开关电源方案,既大大提升了电源效率,又增加了局部放电测试设备的精确度。