基于FPGA的LVDS转以太网接口的测试工装

在应用风洞试验对某结构模型进行动态测试时,需要用数据记录仪对多次试验过程的状态信息进行存储记录以及回读分析。数据记录仪的接口为LVDS接口,为了方便在地面阶段用上位机对记录仪进行指令下发以及回读测试,设计了一款LVDS转以太网的测试工装。此装置采用FPGA作为主控芯片,以8B/10B编解码的方式对LVDS线路的信号进行传输稳定性处理,通过以太网接口与上位机进行通信。记录仪的数据经LVDS传输至FPGA中的RAM,采用双RAM缓存提高传输效率,随后将RAM中的数据封装为以太网UDP/IP帧格式,在UDP协议的基础之上通过双RAM交替缓存实现指令-数据的“握手”操作,并使用CRC校验以及数据重传的方式降低传输过程中的误码率,最后通过物理层芯片发送至上位机。经验证,LVDS+FPGA+以太网的数据传输是可行的,具有良好的稳定性和可靠性,可应用于实际工程。

基于FPGA的LVDS总线控制器的设计与实现

为保证在高速、多负载条件下LVDS总线的运行状态和传输速率满足应用需求,基于FPGA设计LVDS总线控制器,协议上优化了LVDS的总线占用方式、信号传输逻辑,并在物理层优化了总线结构以及节点接口。为防止低压差分信号失真以及接口失锁问题,采取信号编码和失锁预防措施,保证信号的稳定,增强总线的可靠性。经验证,该方案可提高总线带负载能力,保持高速率下的可靠传输。

基于LVDS的DC平衡技术的高可靠性传输系统设计

随着数据传输对速度、距离和可靠性要求的提高,同时考虑到工作人员在测试环境中的安全问题,提出一个基于低压差分信号(LVDS)的DC平衡技术的设计方案。该方案采用LVDS串化器SN65LV1023A和解串器SN65LV1224B作为发送和接收芯片,由于LVDS在长距离传输方面存在限制,因此在硬件设计中采用驱动器LMH0002TMA和均衡器LMH0024MA来增加信号的驱动能力和补偿信号的衰减;在外围电路中加入隔离器ADN4651和RCLamp3324P芯片,分别起到提供信号隔离和保护和为高速数据接口提供ESD保护的作用。同时软件设计中,在核心控制器FPGA内部加入8B/10B编码技术,以保证数据传输中的DC平衡,即数据流中连续出现的“1”/“0”达到一个平衡均匀的状态,降低误码率且提高数据的可靠性。经大量实验测试验证,此设计可在90 m双绞线上以300 Mbit/s速率零误码传输。

基于FPGA的LVDS多通道视频流自动校准设计与实现

基于Micro-LED产品系列,设计了一种基于FPGA的LVDS自动校准多通道视频流传输系统。系统平台外挂GSV2011解码芯片,把解码得到的2K@120Hz/4K@60Hz视频流信号,通过自定义封装为80bit数据推送到LYDNT27001恒流源显示驱动芯片。系统中视频流数据传输涉及多级FPGA芯片数据传输,使用LVDS低压差分传输技术,在数据流传输过程中找到参考端和监视端信号,从而去调节SerDes中数据位对齐和采样稳定性的问题。该系统视频流数据通过LVDS多通道传输,传输速率可达10 Gb/s。此试验工程表明,该系统能够稳定、可靠、高效工作,具备一定的工程实用价值。

基于先进CMOS工艺的多通道Gbps LVDS接收器

在SIP(System In a Package)系统中集成具有LVDS(Low-Voltage Differential Signal)接口的多通道高速模数转换器(Analog-to-Digital Converter,ADC)时,面临不同LVDS输出通道延时不同所导致的数据采集错误的问题,为此设计了一个多通道自适应LVDS接收器。通过采用数据时钟恢复技术产生一个多相位的采样时钟,并结合ADC的测试模式来确认每一个通道的采样相位,能够自动对每一个通道的延时分别进行调整,以达到对齐各通道采样相位点,保证数据正确采集的目的。最后,基于先进CMOS工艺进行了接收器的设计、仿真、后端设计实现和流片测试,仿真和流片后的板级测试结果均表明该接收器能够对通道延迟进行自动调节以对齐采样相位,且最大的采样相位调节范围为±3 bit,信噪比大于65 dB,满足了设计要求和应用需求。

应用于红外读出电路的LVDS接收电路设计

在大规模红外读出电路中,接口电路的数据传输效率及接口数量尤为关键。传统接口电路采用并行接口进行数据传输,这种方式会占用较多的芯片引脚。为了提升数据的传输效率,设计了一款用于数据接收的3通道串行低压差分信号(Low Voltage Differential Signaling, LVDS)接口电路。电路采用0.18um互补金属氧化物半导体(Complementary Metal Oxide Semiconductor, CMOS)工艺设计。仿真结果表明,LVDS接口电路在400 MHz频率下,能够将2路接收端数据转换为8路数据并将其输出给内部数字处理单元。与传统并行接口相比,本电路节省了6个数据传输引脚,大大提高了数据传输效率。

基于FPGA的BLVDS高速通信总线设计

测试总线是测试系统中的一个重要环节,是准确传输信号的关键。详细介绍了LVDS与BLVDS技术,在此基础上论述了BLVDS总线布置设计、PCB布线设计、数据格式设计及通信背板设计,并提出了一种基于FPGA的BLVDS总线设计,采用Verilog HDL实现FPGA内部逻辑电路设计,FPGA完成BLVDS总线上数据的接收、发送,以及数据的缓存。实验结果表明,该总线通信速度快、稳定、可靠。

基于高速LVDS接口的FPGA高可靠远程更新系统技术研究

为节省FPGA升级工作的时间和成本,设计了一种利用LVDS替代传统JTAG方式升级的FPGA程序方法,该设计主要由Xilinx FPGA、LVDS芯片、Flash芯片和串口连接线等组成。采用MultiBoot双镜像技术,实现了即使在更新失败的情况下,依旧可加载备份镜像保证系 统正常工作,以此保证设计的稳定性。实验结果表明,此设计可以替代传统FPGA升级方法,节省升级工作的时间和成本。

LVDS车载应用传输质量分析

介绍了高速视频信号低压差分信号(low voltage differential signaling,LVDS)在薄膜晶体管(thin film transistor,TFT)液晶显示屏(liquid crystal display,LCD)模组中受到的影响因素及改善方向。基于车载显示屏中的印刷电路板(printed circuit board,PCB)及柔性电路板(flexible printed circuit,FPC)信号传输线进行阻抗匹配,分析LVDS在PCB到FPC跨介质传输后,FPC长度对LVDS造成失真畸变,其原因为寄生电容变化导致容性反射,进而引起信号非单调性。在FPC长度较长且电磁兼容性(electro magnetic compatibility,EMC)需求较高的情况下,将LVDS从L型走线改为T型走线,可改善LVDS眼图的质量。

自适应均衡器在LVDS总线长距离传输中的应用

自适应均衡器可自动为信号损耗提供补偿,使电缆传来的串行数字信号可以重新恢复其原有强度。利用这一特点,采用高速串行数字接口(SDI)自适应电缆均衡器及电缆驱动器芯片构建系统,可以扩大LVDS技术的数据传送范围,以满足高速率条件下长距离传送的要求。详细介绍自适应电缆均衡器CLC012的结构和工作原理;给出以Belden型同轴电缆和五类未屏蔽双绞线为载体进行实验的结果。

LVDS低功耗高速驱动电路设计

目前现存的LVDS驱动不能在低供电电压下工作,双电流源(DCS)LVDS驱动和开关电流源(SCS) LVDS驱动等两种新驱动适用于低电压应用。同时,这两种驱动大大减少了功耗以及器件尺寸,并且可以以超过1 Gb/s的速度传输数据。在高速数据采集系统中,有很好的应用前景。

1 Gbps低功耗轨到轨mini-LVDS接收器

一款用于芯片间高速通讯的微型低压差分信号(mini Low Voltage Differential Signaling,mini-LVDS)接收器,利用新型的差分输入级实现了轨到轨的输入,以共用负载管的NMOS和PMOS输入对来接收信号,二极管连接的负载管钳制稳定了输出的共模、差模。同时输入级增益不受偏置电流制约,功耗低。NMOS输入对以差分对形式工作,能抑制共模、差模噪声。

基于CRC校验的高速长线LVDS传输设计

针对数据在高速远距离传输中存在可靠性低的问题,提出了一种带CRC校验的高速长线LVDS数据传输系统设计。该设计以LVDS作为高速数据传输接口,在硬件电路设计上加入均衡电路,补偿数据远距离传输损耗,并在逻辑设计上加入CRC检错码,将反馈纠错机制(ARQ)运用在传输系统中,提高数据传输的可靠性,同时改进传统反馈纠错机制工作方式,降低数据带宽损耗,保证数据高速传输。经试验验证,该系统工作稳定,串行数据以400 Mbit/s的速率,在由4段10 m屏蔽双绞线组成的40 m传输线上可实现零误码率传输。

基于FPGA的LVDS高速差分接口应用

LVDS技术具有低电压、低功耗和高速传输等特点。本文给出了FPGA的LVDS接口的电路设计方法,采用FPGA实现数据并/串转换,并通过DDR双倍数据率技术进一步提高了数据传输速率及系统实时处理能力,为具有一定传输距离的设备间的互联提供了高速可靠的传输方案。

LVDS技术在高速多通道图像采集系统中的应用

针对CMOS图像传感器输出通道多、传输速率高的特点,将LVDS技术应用于采集系统中,提出一种适用于高速多通道图像数据采集的采集系统。详细介绍了LVDS技术和应用、图像数据传输部分的硬件构成、接口设计以及工作原理。

LVDS接口终端匹配技术研究

利用传输线理论分析了LVDS的特性阻抗,将此作为终端匹配的依据,讨论了几种典型LVDS接口的匹配方案和抗噪声措施,并通过试验验证了匹配效果。

8b／10b编码实现LVDS交流耦合传输中的直流平衡

LVDS在高速数据传输中得到了广泛应用,但在传输过程中存在交流耦合,使得连续出现的0或1信号传输会出现丢数、误码等问题。通过介绍直流平衡在交流耦合中的作用,采用8b/10b编码的方法,实现了直流平衡。同时说明了8b/10b编码的具体实现过程中的重点和细节。通过仿真和实际数据收发,证实了该方案的可行性、准确性,提高了LVDS数据传输能力。

基于LVDS技术的高速图像采集系统的设计

针对图像传感器采集数据量大、传输通道多、传输速度快等特点,将LVDS技术应用于图像采集系统,提出了一种基于LVDS技术的多通道高速图像采集系统。详细介绍了LVDS技术的基本工作原理、技术特点,并结合实际设计要求,重点阐述了多通道高速图像采集系统的总体结构和各部分的硬件构成及系统控制部分的软件设计流程。同时,对于不同的图像尺寸和SPI接口情况进行了FPGA内部模块的系统仿真,证明整个系统能够实现对数据量高达5.9 Gbit/s的1280×1024图像阵列的实时采集和数据传输功能。

基于LVDS的高可靠性长线传输设计

针对高速数据远距离传输时可靠性低的问题,提出了一种基于LVDS的高可靠性长线传输系统。采用电流环传输指令,增强其抗干扰能力,并在逻辑上设计了双重计数消抖的防指令误判技术;重点介绍了一种简单、易实现的10B/6B向前纠错编码,以牺牲一定有效带宽为代价,通过对线上传输的有效数据增加监督码元,大大降低了数据传输的误码率。经实践验证,在总长119 m,由多级低频电连接器连接的屏蔽双绞线上,该系统实现了418 Mbit/s码率串行数据的零误码率传输。

多通道高速串行LVDS信号解串器设计

由于能够获得更优异的数据传输性能,高速串行传输方式正逐步替代并行传输方式成为主流。采用高速串行LVDS信号形式传输能够减少器件I/O管脚数目,提高芯片集成度,得到了越来越多的芯片厂商的支持。同时,现场可编程门阵列(FPGA)功能越来越强大,受到了广大电子技术开发人员的青睐,其中SelectIO技术为FPGA实现高速数据传输提供了良好的平台。针对ADC输出的8通道12位高速串行LVDS信号,利用SelectIO专用逻辑资源,提出了基于XILINX Virtex-6FPGA的解串器逻辑电路。实验结果表明,所设计的电路能够完成LVDS串行信号至并行信号的转换,实现多通道高速串行LVDS数据在FPGA内的接收。