Trench型N-Channel MOSFET低剂量率效应研究

基于抗辐射100V Trench型N-Channel MOSFET开展了不同剂量率的总剂量辐射实验并进行了分析,创新性提出了器件随低剂量率累积以及不同偏置状态下的变化趋势和机理,给出了器件实验前后的转移曲线和直流参数,进行了二维数值仿真比较,证明了实验和仿真的一致性。研究表明:随高剂量率的剂量增加,器件阈值电压(V_(TH))发生了明显负向漂移现象,导通电阻(R_(DSON))出现5%左右的降低,击穿电压(BV_(DS))保持基本不变;低剂量率下总剂量效应与高剂量率有明显不同,阈值电压漂移量减小,同时出现正向漂移现象;此时导通电阻(R_(DSON))和击穿电压(BV_(DS))较高剂量率变化量进一步下降。研究认为,低剂量率下器件界面缺陷电荷增加变多,使得阈值电压的漂移方向发生改变,同时低剂量率实验周期是高剂量率的500倍,退火效应也较高剂量率的明显,导致器件参数辐射前后差异性减小。

H型栅NMOS器件Kink效应的研究

H型栅NMOS器件因其强抗辐照和低功耗等优势已逐渐成为PDSOI电路设计中的核心器件。但H型栅NMOS器件的Ids-Vds曲线会在漏极电压较高时发生明显的翘曲现象,称为Kink效应。该效应严重影响一定工作条件下的电路性能和稳定性。为此,依据实测和TCAD仿真数据,分析了H型栅NMOS器件发生Kink效应的机理,并且基于0.15μm SOI工艺,进一步量化分析了顶层硅膜厚度、阱浓度、栅尺寸、温度以及总剂量辐照等方面对Kink效应的影响。最终结果表明,高漏极电压下NMOS器件体区积累大量空穴导致寄生NPN三极管开启,从而引发了Kink效应。本工作完善了H型栅NMOS器件Kink效应的研究,为PDSOI电路设计中抑制Kink效应提供了有益的参考。

基于机器学习的芯片老化状态估计算法研究

随着芯片的集成度越来越高,其晶体管数量也越来越多,老化速度加快。由于工业应用、装备系统等领域对芯片可靠性的要求较高,因此研究估计芯片老化的方法至关重要。总结现有的芯片老化估计和预警的技术方法,将机器学习算法应用于芯片老化状态估计,实验结果表明,极端梯度提升树算法的效果较好。对现有的极端梯度提升树算法进行贝叶斯优化,寻找模型的最优参数,使用优化后的算法估计的状态值与真实值的均方误差比优化前降低了0.13~0.25,优化后的模型预测结果较为精准。

科技期刊数字出版的元宇宙场景研究

随着人类社会各项活动的数字化、网络化、虚拟化程度不断加深,以及人工智能、物联网、云计算、区块链等技术的快速发展,“元宇宙”概念诞生后迅速受到大量关注,渐渐形成规模巨大的产业浪潮。元宇宙对包括科技期刊出版业在内的社会各个领域都将产生巨大的影响。目前,中国在元宇宙的相关技术、政策推动方面与国外站在同一起跑线甚至某些方面有所领先。文章总结国内相关文献对元宇宙和出版关系的众多讨论和研究,并在此基础上研究元宇宙和科技期刊数字出版的关系,即元宇宙的各种数字技术、信息传播方式能作为新型生产要素被出版业吸收、融合。出版业本身也能为元宇宙的构建提供必不可少的知识、信息等要素。元宇宙可能给科技期刊数字出版带来众多新形式、新方法,也会对科技期刊数字出版形态产生巨大影响。文章还提出元宇宙环境中科技期刊数字出版场景的两个基本特征,并进一步从强社交与强交互性、多媒介元素和多呈现形态、真正的个性化体验三个维度对此进行详细分析,指出元宇宙给科技期刊数字出版带来的无限可能性。为了更好地应对未来元宇宙给科技期刊数字出版业带来的巨大变革和挑战,科技期刊出版界要对未来元宇宙场景下的科技期刊数字出版形态予以高度重视,并及时加以探索和研究。

BCD工艺中大电流下纵向双极晶体管的电流集边效应研究

在大电流条件下,随着电流密度的增加,发射区结电流集边效应、基区电导调制效应、基区展宽效应会随之出现。基于研究单位的BCD工艺,在集成CMOS和DMOS的基础上集成功率纵向NPN双极晶体管用于输出。设计了75μm×4μm、50μm×6μm、30μm×10μm三种不同尺寸的发射极并进行TCAD仿真研究。在发射极面积相同的情况下,发射极长宽比越小,TCAD可观察到的电流集边效应越严重,最终流片并进行测试验证,得出75μm×4μm的细长结构尺寸能够提升晶体管在大电流下的放大能力,较30μm×10μm的结构提升约11.4%。

多品种电子元器件视觉计数装置研究

目前电子元器件的数量核定主要是由人工进行清点,但人工计数效率较低,且准确性易受人的主观因素影响。视觉技术模拟人的视觉功能,具有效率高的优势,被广泛地应用于工业领域。目前流行的视觉技术方法的计数对象相对单一,且其对微小尺寸的元器件的计数不理想。针对现有技术的不足,提供了一种基于视觉的多品种电子元器件计数方法与装置,该装置操作界面简单,学习成本低,易于上手。在生产线实测过程中,其准确率可达到100%,具有一定的推广使用价值。

基于新型BIST的LUT测试方法研究

针对FPGA内部的LUT资源覆盖测试,提出一种新型BIST的测试方法。通过改进的LFSR实现了全地址的伪随机向量输入,利用构造的黄金模块电路与被测模块进行输出比较,实现对被测模块功能的快速测试,并在Vivado 2018.3中完成了仿真测试。通过ATE测试平台,加载设计的BIST测试向量,验证结果与仿真完全一致,仅2次配置即可实现LUT的100%覆盖率测试。此外,还构建了LUT故障注入模拟电路,人为控制被测模块的输入故障,通过新型BIST的测试方法有效诊断出被测模块功能异常,实现了准确识别。以上结果表明,该方法不仅降低了测试配置次数,而且能够准确识别LUT功能故障,适用于大规模量产测试。

塑封基板类器件翻新件无损鉴别方法研究

本研究提出了一种针对塑封基板类翻新件的无损鉴别方法。通过外观特征分析、声学扫描电子显微镜分析和X射线分析等技术方法,实现了塑封基板类翻新件的无损鉴别方法。结合相关案例,揭示了塑封基板类器件的典型翻新物理特征,有效指导了塑封基板类翻新器件的鉴别方向。针对典型翻新物理特征进行综合评价和风险分级,进一步加强了塑封基板类器件在应用过程中的风险规避。

基于硅桥芯片互连的芯粒集成技术研究进展

在后摩尔时代,通过先进封装技术将具有不同功能、不同工艺节点的异构芯粒实现多功能、高密度、小型化集成是延长摩尔定律寿命的有效方案之一。在众多先进封装解决方案中,在基板或转接板中内嵌硅桥芯片不仅能解决芯粒间局域高密度信号互连问题,而且相较于TSV转接板方案,其成本相对较低。因此,基于硅桥芯片互连的异构芯粒集成技术被业内认为是性能和成本的折中。总结分析了目前业内典型的基于硅桥芯片互连的先进集成技术,介绍其工艺流程和工艺难点,最后展望了该类先进封装技术的发展。

高k栅介质增强型β-Ga_(2)O_(3) VDMOS器件的单粒子栅穿效应研究

以增强型β-Ga_(2)O_(3)VDMOS器件作为研究对象,利用TCAD选择不同的栅介质材料作为研究变量,观察不同器件的单粒子栅穿效应敏感性。高k介质材料Al_(2)O_(3)和HfO_(2)栅介质器件在源漏电压200 V、栅源电压-10 V的偏置条件下能有效抵御线性能量转移为98 MeV·cm^(2)/mg的重离子攻击,SiO_(2)栅介质器件则发生了单粒子栅穿效应(Single event gate rupture,SEGR)。采用HfO_(2)作为栅介质时源漏电流和栅源电流分别下降92%和94%,峰值电场从1.5×10^(7)V/cm下降至2×10^(5)V/cm,避免了SEGR的发生。SEGR发生的原因是沟道处累积了大量的空穴,栅介质中的临界电场超过临界值导致了击穿,而高k栅介质可以有效降低器件敏感区域的碰撞发生率,抑制器件内电子空穴对的进一步生成,降低空穴累积的概率。

基于体硅MEMS工艺的射频微系统冲击特性仿真研究

高过载冲击试验成本高、周期长,同时失效检测手段较少,难以定位结构薄弱点。针对体硅工艺MEMS(Micro-electromechanical System)射频微系统,采用冲击响应谱与瞬态动力学方法,研究板级与试验条件下的高冲击载荷响应。仿真结果表明,该射频微系统能够承受高冲击过载,仿真结果可提前预判结构失效点,提高产品抗冲击可靠性。

碳纳米管场效应晶体管重离子单粒子效应研究

碳纳米管场效应晶体管(CNT FET)具备优良的电学性能和稳定的化学结构,表现出较强的恶劣环境耐受能力,但其抗辐射性能仍缺乏充足的试验验证。以超薄CNT为沟道材料、HfO2为栅介质层的CNT FET为对象,研究了209Bi重离子辐射引起的器件单粒子效应(SEE)。研究结果表明,在重离子辐射条件下,栅极单粒子瞬态电流大多处于10-11 A数量级,少数达10-10 A数量级;由于CNT FET具有纳米级超薄CNT沟道,漏极电流对单粒子辐射不敏感,漏极单粒子瞬态电流几乎可以忽略,无单粒子烧毁效应(SEB);得益于HfO2栅介质层,CNT FET未发生单粒子栅穿效应(SEGR),表现出较强的抗单粒子能力。

基于倒装焊的大尺寸芯片塑封工艺研究

基于倒装焊的大尺寸芯片塑封工艺,研究了4000 pin级电路封装工艺试验,对大尺寸芯片倒装、回流焊接、底填以及4000 pin级植球等关键工艺步骤进行了研究和评估。工艺试验结果表明工艺能力可以较好地覆盖4000 pin级倒装芯片球栅格阵列(FCBGA)电路塑料封装。可靠性测试结果表明,4000 pin级FCBGA塑料封装电路高温贮存(150℃)可达1000 h,温循寿命(-65℃~150℃)可达500次,强加速稳态湿热试验(130℃/85%)可达96 h,且环境试验后的电路通断测试正常。

芯粒互连测试向量生成与测试方法研究

基于芯粒的2.5D和3D集成系统产品都具有大量的芯粒间互连,不可避免地会出现各种制造缺陷,互连测试对于提高2.5D和3D集成系统产品大规模生产过程中的质量和产量至关重要。在研究传统的I-ATPG和真/补测试算法等互连测试方法的基础上提出了一种新的代码字编码方法,只需要4个代码字即可对所有矩形网络和六角网络进行代码字编码。设计了一种基于IEEE1838标准的芯粒集成系统测试架构,给出了一种典型的双芯粒互连电路并进行了测试和仿真验证,系统性地介绍了芯粒间互连测试技术。

STT-MRAM存储器数据保持试验方法研究

自旋转移力矩磁随机存储器(STT-MRAM)的基本存储单元结构为磁性隧道结(MTJ),该单元的热稳定性会随着温度的升高而变弱。MTJ这一特性导致传统激活能计算模型无法直接应用于STT-MRAM的高温数据保持特性测试,因此研究STT-MRAM的数据保持特性需探究可替代其激活能的参数。为此,搭建了基于Xilinx Kintex-7系列FPGA的测试系统,进行了多个温度数据保持试验,最终拟合出一个代替激活能来衡量STT-MRAM数据保持能力的参数,即热稳定因子。该多温度数据拟合热稳定因子的方法可有效评估STT-MRAM器件数据保持能力。

TSN时间敏感网络帧抢占的研究与电路实现

时间敏感网络(Time Sensitive Network,TSN)是一种新型网络技术,在传统的以太网技术基础上,对关键数据的实时性、可靠性和安全性方面进行了增强,可满足工业互联网、自动驾驶、医疗健康等领域的需求。针对TSN中的帧抢占技术进行了研究分析,实现了帧抢占电路。作为TSN网络交换芯片的重要部分,实现了TSN帧抢占等芯片实现的自主创新,在相关时间敏感领域具有较好的应用价值。

面向船闸船舶的在线多目标跟踪技术研究

目的 满足船闸船舶在线跟踪要求,改善由于复杂背景、遮挡等因素导致轨迹不连续和身份变更的问题,提出一种增强上下文联系和上下文注意力的多目标跟踪方法。方法 基于设计的在线系统,采集连续帧图像,改进FairMOT多目标跟踪模型。首先,通过在骨干网络设计基于Bottleneck和Contextual Transformer的上下文建模模块,以加强上下文联系,增强场景理解的能力。其次,在迭代聚合后的特征图上应用全局上下文注意力,提高定位船舶目标的能力。结果 相对于原生的Fair MOT方法,设计上下文建模模块后,多目标跟踪准确度指标MOTA提高2.1%,继续添加全局上下文注意力MOTA,共计提高3.5%,同时在多项指标中取得了最佳表现。结论 改进的Fair MOT方法不仅拥有更强的轨迹保持能力,而且在身份维持方面更胜一筹。

环境应力影响下球栅阵列封装焊球仿真分析与力学性能研究

高密度、高性能集成电路主要封装技术采用球栅阵列封装(ball grid array,BGA),其高密度Sn-Pb焊球在极端高、低温及湿热环境的影响下可靠性无法保证。为解决温度变化产生的热膨胀问题,笔者通过有限元仿真计算BGA电路中焊球在高、低温交替循环应力下瞬态黏塑性应变范围,并采用改进的Coffin-Manson经验方程计算器件在温度循环试验下的热疲劳寿命;此外,进一步采用准静态剪切和拉脱试验分析分别经过温度循环及高压蒸煮环境试验后焊球的力学性能,同时采用扫描电子显微镜(scanning electron microscopy,SEM)和能谱分析仪(energy dispersive spectroscopy,EDS)对焊球切面进行分析。研究表明:焊球在温度循环试验下具有较长的疲劳寿命,在不考虑焊球导电与连接性能的前提下,适当环境应力的影响可促使焊球与焊盘界面区域金属间化合物的生成,有效增强了焊球的剪切力学性能。

特种器件低成本替代可行性研究

随着特种器件国产化覆盖率的不断提高,目前面临的一大难题是元器件成本居高不下。为了解决这一问题,民用领域主流的商业级、工业级、车规级器件成为了低成本替代的关注对象。本文结合研究特种级器件与商业级、工业级、车规级芯片质量管控体系及可靠性测试覆盖率的差异,探究民用塑封作为特种替代的可行性。

CSOP封装器件环境应力失效研究

陶瓷小外形封装(CSOP)器件在焊接到印制电路板(PCB)板上后,由于机械振动和温度环境变化应力的作用,容易出现引脚开裂问题。对CSOP封装器件引脚在应用验证阶段的失效现象进行分析,结果表明,通过引脚二次成型,增加引脚高度,提高引脚对温度冲击和振动应力的释放能力,能够显著提高CSOP、CQFP类表面贴装封装器件引脚的可靠性,保证器件能够满足较高的温度和机械应力要求。