RISC-V特权架构配置的硬件实现影响研究

RISC-V指令集的模块化设计,能够适用于从低功耗设备到高性能处理器等多个领域.RISC-V特权架构涵盖了系统中除非特权指令集以外的所有内容,包括特权指令以及运行操作系统和连接外部设备所需的附加功能.基于特权架构,分为32位和64位两类,涵盖特权等级、异常处理、物理内存保护、基于页面的虚拟内存和性能计数器等模块的32种配置,探索特权架构配置在不同应用场景下对功能和硬件资源开销的影响.在实现方式上,采用参数化配置来选择系统的特权架构.实验结果表明,根据配置的特权架构不同,在采用相同非特权体系结构的情况下,最多会有28.63%的面积和40.83%的功耗差异.

高效多分支预测器设计与实现

分支预测是保证处理器性能的重要技术,尤其在当今广泛应用的超标量处理器中,分支预测器的各项属性极大地影响着处理器的整体性能、功耗和面积。为了在超标量处理器中获得具有较高性价比的分支预测器,尝试使用了TAGE预测器对取指宽度内的所有分支进行预测,并利用分支预测竞赛平台对预测器的理想性能进行了评估,发现其预测能力是足以满足预测条件的。但在实践过程中发现多分支取指时分支预测器和分支目标缓存内均会存在冲突的情况,这严重影响了预测器的性能。为了解决以上问题,在单个TAGE分支预测器的基础上增加了额外的预测通路,独立地保存和预测额外的分支指令信息。并利用硬件描述语言在超标量处理器中实现了这一预测器,同时将其与单个TAGE分支预测器进行了嵌入式处理器常用基准程序dhrystone、coremark和embench的性能对比实验。实验结果表明,优化后的分支预测器性能提高了14.1个百分点,而存储开销只增加了9.06%。最后通过实验数据分析,发现这一方案不仅有利于额外的分支指令预测,而且可以通过更加准确的分支历史信息获取实现更加准确的单分支取指预测。